先进与传统封装的最大区别在于芯片与外部系统的电连接方式。
中间层等。先进封装的四要素包括RDL（再分布层技术）、TSV（硅通孔）、 Bump（凸块）、Wafer（晶圆），任何一款封装如果具备了四要素中的任意一个，都可以称之为先进封装。在先进封装的四要素中，RDL起着 XY平面电气延伸的作用，TSV起着Z轴电气延伸的作用，Bump起着界面互联和应力缓冲的作用，Wafer则作为 集成电路的载体以及RDL和TSV的介质和载体。 下文我们重点讨论凸块（ Bump ）、倒装（FlipChip）、晶圆级封装（Wafer level package）、再分布层技术 （RDL）和硅通孔（TSV）。
（1）凸块（Bump）：是在芯片上制作凸块，通过在芯片表面制作金属凸块提供芯片电气互连的“点”接口， 广泛应用于 FC、WLP等先进封装。经过多年的发展，凸块制作的材质主要有金、铜、铜镍金、锡等，不同金 属材质适用于不同芯片的封装。
铜柱凸块（Cu Pillar）制造流程主要包括UBM溅射、厚胶光刻、电镀、去胶和UBM刻蚀等工序。①采用溅射 或其他PVD的方式在晶圆表面沉积一层铜作为电镀的种子层；②在晶圆表面涂一定厚度的光刻胶并光刻出所 需图形；③对晶圆进行电镀，通过控制电镀电流大小、电镀时间等，从光刻胶开窗图形底部生长并得到一定 厚度的金属层；④去除多余光刻胶。
（2）倒装（FlipChip, FC）：通过将芯片颠倒封装在基板上，芯片与外部系统主要通过焊球或凸块实现链接， 封装更为紧凑。具体来看，FC是在I/O pad上沉积锡铅球，然后将芯片翻转加热，利用熔融的锡铅球与陶瓷 基板相结合，当前主要应用于CPU、GPU及芯片组等产品，CPU及内存条等电子产品是最常见的应用倒装芯 片技术的器件。 与传统的引线键合相比，FC的芯片结构和I/O端（锡球）方向朝下，由于I/O引出端分布于整 个芯片表面，在封装密度和处理速度上FC显著高于引线键合技术，特别是它可以采用类似SMT技术的手段 来加工。
（3）晶圆级封装（Wafer-level packaging, WLP）：不同于传统封装工艺，WLP在芯片还在晶圆上的时候就 对芯片进行封装，保护层可以黏接在晶圆的顶部或底部，然后连接电路，再将晶圆切成单个芯片。晶圆级芯 片封装又可分为扇入型（Fan-in WLP）和扇出型（Fan-out WLP），扇入型将导线和锡球固定在晶圆顶部，而 扇出型则将芯片重新排列为模塑晶圆，二者最大的区别在于扇出型引脚数多于扇入型、封装尺寸较大，在大 批量生产时，扇入型通常比扇出型更经济，因为制造过程相对简单，然而如果需要更高的I/O引脚数量或更复 杂的设计，扇出型可能是更好的选择。WLP已广泛用于闪速存储器、EEPROM、高速DRAM、SRAM、LCD 驱动器、射频器件、逻辑器件、电源／电池管理器件和模拟器件 (稳压器、温度传感器、控制器、运算放大器、 功率放大器)等领域。
（4）再分布层技术（Redistribution layer，RDL）：在晶圆表面沉积金属层和相应的介质层，并形成金属布 线，对IO端口进行重新布局，将其布局到新的、占位更为宽松的区域，并形成面阵列排布。在芯片设计和制 造时，IO 端口一般分布在芯片的边沿或者四周，这对于引线键合工艺来说很方便，但对于倒装技术来说就有 些困难，因此RDL应运而生。在芯片封装过程中，RDL 用于重新分配芯片上的电路布线，将其连接到封装基 板上的引脚或其他组件，这有助于实现更复杂的电路连接、提高性能并减小封装面积。
晶圆级封装中RDL是最为关键的技术，通过RDL将IO端口进行扇入或者扇出；在2.5D封装中，通过RDL将网 络互联并分布到不同的位置，从而将硅基板上方芯片的Bump和基板下方的Bump连接；在3D 封装中，堆叠上 下是不同类型芯片时需要RDL重布线层将上下层芯片的IO进行对准，从而完成电气互联。
（5）硅通孔技术（Through Silicon Via，TSV）：在芯片内部垂直穿透硅片并连接芯片顶部和底部的金属线， 主要作用是实现不同芯片层级之间的电信号连接。TSV可分为2.5D和3D，2.5D需要中介层Inteposer，典型应用 为台积电的CoWos（Chip-on-Wafer-on-Substrate） ，3D无需中介层，典型应用为SK海力士、三星的HBM （High Bandwidth Memory） 。
TSV的制作主要包括六个关键的工艺步骤，以前通孔为例：①通过深反应离子刻蚀技术或者激光打孔技术制作 YSV；②通过热氧化技术或者等离子体增强化学气相沉积；③通过物理气相沉积技术制作阻挡层和种子层； ④通过电镀技术将铜填充于TSV中；⑤通过化学机械抛光技术去除多余的铜；⑥TSV Cu外露。
