首创晶圆代工模式，绑定下游头部客户群。
台湾积体电路制造股份有限公司（简称台积电，TSMC）由张忠谋牵头于 1987 年在中国台湾新竹成立，1994 年成功登陆台湾证券交易所，1997 年登陆纽交所。公司首创晶圆代工模式，经过多年的发展，台积电已成为全 球最大的晶圆代工企业，截至 2023 年，公司为 528 个客户提供服务，生产 11895 种不同产品，被广泛地运用在 各种终端市场，例如高效能运算（HPC）、智慧手机、物联网、车用电子与消费性电子产品等。同时，台积电 及其子公司所拥有及管理的年产能超过 1600 万片十二寸晶圆约当量。
台积电首创晶圆代工模式。芯片产业链包括设计、制造、封测三个环节，主要的商业模式分为三种：（1） 只负责芯片设计（Fabless）如苹果、英伟达、联发科、高通等；（2）只负责芯片代工（Foundry）如台积电、 联电、中芯国际、华虹半导体等；（3）综合芯片设计和制造（IDM）如英特尔、三星等。台积电成立之前，全 球半导体行业由 IDM 模式主导，但随着制程的提升，研发和资本开支对 IDM 厂商的双重压力不断增大，产业 链开始专业化分工，涌现出一批独立 IC 设计企业，张忠谋等中国台湾半导体先行者抓住时代机遇成立台积电， 首创晶圆代工（Foundry）模式，并把其发扬光大。半导体行业经历多年的发展，Fabless+ Foundry 的分工模式 已取代 IDM 模式成为行业主流，早期的 IDM 巨头大都也退出制造环节转型成 Fabless 公司，台积电深耕 Foundry 模式多年并成为行业当之无愧的绝对龙头。
关键制程节点技术路线的抉择，成为公司反超并领先竞对的关键。台积电的发展历程并非一帆风顺，也经 历了一系列生死存亡的抉择。台积电成立初期曾一度面临订单不足的问题，1988 年张忠谋看重英特尔退出存储 市场发力处理器市场的契机，集中资源历时两年拿到英特尔的认证和订单，得到了行业头部客户的背书。90 年 代 IDM 厂商联华电子（联电）转型 Foundry 模式，产能与台积电不相上下，并在 0.18μm 制程技术一度领先台 积电，在 0.13μm 制程联电选择和 IBM 合作，技术由 IBM 授权。台积电放弃和 IBM 合作，自主研发 Cu/Low-K 技术，并于 2003 年领先 IBM 实现 0.13μm 制程芯片量产，进一步扩大相对联电的领先优势。随后在各大半导体 厂商致力光刻技术的开发中，台积电提出以水为介质的浸润式技术理论，取代原本以空气作为镜头与晶圆之间 为介质的干式曝光技术，通过与荷兰阿斯麦公司合作，成功领先竞对量产 90nm、65nm、28nm、20nm制程芯片。 次贷危机过后张忠谋重返台积电，并决定跳过 32nm，全力攻克 28nm 制程，在关键技术上选择后闸级路线，三 星选择前闸级路线，2011 年台积电领先三星率先量产 28nm 制程芯片，同年台积电宣布入局封装行业，先后推 出 CoWoS 和 InFO 封装技术。苹果的 A4、A5、A6、A7 手机芯片主要由三星代工，依托先进封装技术，2014 年台积电切入苹果 A8 芯片代工，2016 年自 A10 Fusion 开始，台积电成为苹果手机芯片主要代工厂，时至今日 苹果依然为台积电第一大客户。2014 年在 14nm 制程英特尔曾一度领先台积电和三星，为突破 10nm 技术，张 忠谋启动夜莺计划，带领研发团队采用 24 小时三班倒的方式，于 2016 年率先突破 10nm 制程，英特尔因为选 择了错误的技术路线直到 2019 年才突破 10nm 制程。2022 年底 ChatGPT 掀起 AI 浪潮，算力芯片所需的先进制 程和先进封装带动台积电实现新一轮强劲增长。在 2nm制程节点，台积电又将与英特尔、三星开始新一轮角逐， 我们将在后文详细阐述。
依托 Foundry 模式绑定全球头部 Fabless 客户。以 2023 年为例，台积电前五大客户分别为苹果、英伟达、 联发科、高通和 AMD，均为全球头部 Fabless 厂商。公司的客户结构以美国公司占主导，其次是中国大陆和中 国台湾地区公司，其中苹果常年为公司第一大客户和美国第一大客户，联发科为公司在中国台湾地区第一大客 户。
逻辑制程领先，先进制程全球领跑。台积电先进制程在全球晶圆厂处于领先地位，在 28nm 节点 2011 年台 积电率先量产，奠定后续苹果去三星化的基础。在 14nm节点台积电暂时被英特尔、三星等超越，直到 2017 年 在 10nm 节点台积电反超英特尔，追平三星。2018 年台积电量产 7nm 节点，2020 年量产 6/5nm，2022 年量产 3nm芯片，先进制程技术整体领先英特尔和三星。在相同制程节点上，台积电的工艺也优于竞对，2022 年三星 （Q2）和台积电（Q4）先后突破 3nm 制程节点，但台积电芯片的良率和晶体管密度均优于三星，继续保持了 其在全球芯片先进制程的领先地位。从收入结构看，目前台积电先进制程产品主要用于 HPC 和智能手机领域， 目前 5nm产品贡献主要收入，24Q2 其晶圆收入占比达 35%，其次是 7nm 产品 24Q2 晶圆收入占比为 17%，3nm 产品 24Q2 晶圆收入占比已达到 15%，未来有望成为公司主要增长点。
台积电 7nm 以下先进制程业务分为 N7、N5、N3、N2 四个制程家族。N7 家族：台积电 7nm 工艺包括第一 代 7nm（N7）、第二代 7nm（N7P）和 7nm EUV（N7+）。N7 和 N7P 主要采用 DUV 光刻技术，P 系列为原节 点性能增强版，台积电为了利用 DUV 制作 7nm 工艺，开发了多重曝光技术。6nm 工艺同样是基于 EUV，与 N7 设计兼容，可以实现无缝切换，便于客户将原有设计向新工艺迁移，主要针对成本敏感的市场，逻辑密度增 加 1.18X。N5 家族：台积电 5nm工艺包括第一代 5nm（N5）、第二代 5nm（N5P），N4 为 N5 的工艺优化，IP 与 N5 兼容，具有较好的成本效益优势，N4P 为 N4 性能增强版。N3 家族：台积电 3nm 工艺包括 N3、N3E、 N3P、N3X 和 N3A，N3E 是 N3 的强化版，可以降低生产成本，N3P 是 N3E 的强化版，N3X 技术为 HPC 应用 量身打造，N3A 技术针对车用客户。N2 家族：台积电 2nm 芯片预计将在 2025 年量产，2nm及以下制程台积电 将采用新型的 GAAFET 结构，也就是门全包围场效应晶体管（Gate-All-Around FET）结构，这种结构可以进一 步提高晶体管密度和性能，并且降低功耗和泄漏。台积电介绍称，相较于 N3E 制程技术，2nm 在相同功耗下， 速度最快将可增加 15%，在相同速度下，功耗最多可降低 30%，同时晶片密度增加逾 15%。
FinFlex 是台积电 N3 工艺的秘诀，从 N2 工艺开始台积电将使用 GAAFET/ Nanosheet 技术。随着光刻技 术的发展，传统平面晶体管尺寸不断缩小，当尺寸缩小到 20nm 时，栅极对源漏电流的控制力大幅减弱，这导 致晶体管失去了开关作用，同时芯片发热量急剧上升。FinFET（鳍式晶体管）将源漏极做成“鱼鳍状”使栅极 可以三面包裹住源漏极，增大接触面积，从而提升栅极对源漏电流的控制，同时允许在进一步缩小晶体管体积 保持栅极对电流的控制作用。台积电在 N3 工艺使用 FinFlex 技术，FinFlex 是目前唯一在鳍式晶体管架构上做 到 3nm 节点的设计方案，被称为是最后一代 FinFET。作为目前台积电生产 3nm芯片的主要架构，FinFlex 通过 复杂的设计方案和工艺手段将 FinFET 的性能发挥到了极致，其扩展了工艺的性能、功率和密度范围，允许芯片 设计人员使用相同的设计工具集为同一芯片上的每个关键功能块选择最佳选项。无论从 PPA（功率、性能、面 积），以及上市和量产时间，加上一开始就考虑实现基于 FinFlex 技术的定制配置，台积电 N3 制程节点在工艺 技术上处于领先水平，可以为任何产品提供最广泛且灵活的设计范围。台积电宣布未来 N2 工艺将是其第一个 使用 GAAFET 晶体管的制程节点，不过台积电称之为“Nanosheet”，以取代 FinFET。N2 工艺将提供更全面的 性能和功率表现，不过密度方面的提升就较为一般。
成熟制程是全球晶圆市场的中流砥柱，台积电成熟制程产能在全球依然遥遥领先。根据 TrendForce 数据， 预计 2024 年全球晶圆制造产能中成熟制程占比依然超过 70%，尽管先进制程的产能在扩张，但成熟制程尤其是 28nm 等较为积极的制程节点产能依然在显著增长，预计在未来相当长的时间内，成熟制程仍然是全球晶圆市场 的中流砥柱，具有无法替代的价值，比如中小容量的存储芯片、模拟芯片、MCU、电源管理芯片、模数混合芯 片等主要采用成熟制程。台积电成熟制程产能在全球遥遥领先，市占率接近两成，从出货量角度看，目前台积 电成熟制程产品出货量仍占大头，但由于ASP 显著低于先进制程，成熟制程占晶圆收入比例在24Q2已降至23%。
台积电积极布局特色工艺，拓展成熟制程。公司特色工艺主要包括射频（RF）、模拟 （Analog）、嵌入 式存储（eNVM）、超低功耗（ULP）、电源管理（BCD）、CMOS 图像传感器（CIS）、高压（HV）、微机 电系统（MEMS）。射频（RF）技术主要应用在 5G 通信、Wi-Fi 7、物联网等领域，2021 年台积电 N16 FinFET 射频技术获得多个客户的流片；2022 年 N6RF 技术获得多个客户产品流片，N6RF 的第二代技术 N6RF+正在开 发中，这项技术建立在 N6 技术平台之上，将使未来几代 W LAN 和 5G RF 收发器集成电路成为可能。模拟 （Analog）技术主要应用在智能手机、平板电脑、汽车电子、计算机、音频、电子医疗设备和家用电器，台积 电模拟工艺组合提供从>0.5µm 到 16nm 的选择。嵌入式存储（eNVM）包括一次性可编程存储器（OTP）、多 次可编程存储器（MTP）、闪存（Flash）、磁性 RAM（MRAM）和电阻 RAM（RRAM）。台积电的嵌入式闪 存技术范围从 0.5µm 到 40nm，并提供多种闪存 IP 选项，以满足各种产品设计要求，台积电 2018 年向客户交付 的嵌入式闪存芯片总量全球排名第一，支持广泛的应用，包括消费电子产品、便携式电子产品、家用电器、智 能卡、计算机、有线和无线通信、汽车电子产品、医疗设备、工业自动化、物联网和可穿戴设备。超低功耗（ULP） 技术提供超低泄漏（ULL）核心器件、ULL SRAM 和低工作电压（low Vdd）解决方案。基于台积电一流的逻 辑技术，ULP 产品组合包括 40nm（40ULP）、22nm ULL（22ULL）和 N12e FinFET 技术。这些技术支持物联 网（IoT）应用，从可穿戴设备、家用电器到工业 4.0 和智慧城市。N6e™工艺将为下一代高性能超高效边缘人工 智能产品提供动力。电源管理（BCD）工艺具有更高的集成度、更小的占地面积和更低的功耗，覆盖 0.6µm 至 40nm 的节点，帮助客户提供更好的电源管理 IC，具有更稳定、更高效的电源，能耗更低，非常适合汽车、消 费电子产品、通信设备和计算机等应用。2023 年台积电继续通过扩展 0.13µm 和 90nm BCD 技术来提高其 12 英 寸 BCD 技术的竞争力，以满足汽车市场和服务器的需求。第二代 40nm BCD 的逻辑基线与超低功耗（ULP）工 艺完全兼容，该工艺还提供 5-28V 高压元件，从而实现了更多的电源管理芯片应用。CMOS 图像传感器（CIS） 技术的范围从 0.5 微米（µm）到 12nm 节点，支持各种应用，包括智能手机摄像头、汽车、机器视觉、云监控、 医疗、PC 摄像头、玩具等。随着机器视觉在许多安全、汽车、家庭和移动通信应用中的快速部署，台积电提供 了下一代全球快门 CIS 和增强型近红外（NIR）CIS 技术，使机器视觉系统更安全、更小、功耗更低。台积电继 续加强 CIS 技术，并转向下一代，以进一步加强先进智能手机摄像头和汽车成像应用的能力。2023 年台积电帮 助客户推出了具有世界上最高动态性能范围的产品。用于汽车安全系统的最新汽车 CIS 产品可以使 ADAS 和自 动驾驶系统更智能、更安全。高压（HV）工艺为面板驱动器提供更高质量的图像，为电视、智能手机、平板电 脑、智能手表和其他便携式电子产品等应用提供更低的功耗。台积电的 28nm HV（28HV）技术建立在台积电领 先的 28nm 高性能 Compact Plus（28HPC+）技术的成功之上，基于 0.9 伏的低 Vdd 提供了卓越的低功耗优势。 台积电于 2023 年完成了 28nm 高压（28HV）产品 IC 产量和可靠性验证，28HV 技术是下一代高端有机发光二 极管（OLED）显示器驱动器的最佳解决方案。为了巩固公司在高压显示驱动技术领域的领先地位，台积电正在 为客户开发性能更好、功耗更低的 16nm 高压 FinFET，以设计更具竞争力的 OLED 显示驱动 IC。微机电系统（MEMS）：台积电于 2011 年推出了世界上第一款传感器 SoC 工艺技术，该技术通过集成台积电业界领先的 互补金属氧化物半导体（CMOS）和晶片堆叠技术，制造单片微机电系统（MEMS）。台积电传感器 SoC 技术 的范围从 0.5µm 到 0.11µm，支持包括 G-传感器、陀螺仪、压力计、微流体和生物基因芯片在内的应用。2018 年台积电成功交付了世界上第一台 CMOS-MEMS（微机电系统）单片电容式气压计，其对高度变化的灵敏度低 至 5cm，适用于各种系统应用，包括个人活动跟踪和室内导航。
后摩尔时代，先进封装大有可为。当芯片进入 14nm 节点，芯片工业迎来后摩尔时代，摩尔定律逐步逼近 极限，先进封装被视为后摩尔时代的主要驱动力。封装技术是芯片和 PCB 之间的桥梁，随着制程的不断推进， 封装正在向更高密度和更高集成的方向发展，涌现出一大批先进封装技术打破行业的存储墙、面积墙、功耗墙 和功能墙。当前全球封装市场仍以 OSAT（独立封测代工）厂商主导，IDM、Foundry 厂商纷纷入局，行业产能 扩充的同时竞争也在加剧，日月光、安靠、长电科技、通富微电等 OSAT 厂商主要聚焦先进封装中后端，以封 装基板为核心。台积电等 Foundry 厂商产品主要聚焦与晶圆制造相关的先进制程封装，如 2.5D/3D 技术；三星、 英特尔等 IDM 厂商也主攻 2.5D/3D 市场。根据 Yole 统计，2022 年台积电先进封装市占率排名第三，仅次于日 月光和安靠，资本开支排名第二，仅次于英特尔。台积电具有领先的先进封装技术 3D Fabric 平台，包含 InFO （后端）、CoWoS（后端）、SoIC（前端）三种封装形式。
InFO 是一个创新的晶圆级系统集成技术平台，具有高密度 RDL（Re-Distribution Layer 再分布层）和 TIV （Through InFO Via 通过 InFO 过孔），用于高密度互连和各种应用的性能，如移动、HPC 等。InFO 成本低于 CoWoS，具体又分为 InFO_PoP 和 InFO_oS。InFO_PoP 是业界首款 3D 晶圆级扇出封装，具有高密度 RDL 和 TIV，可集成移动 AP 和 DRAM 封装堆叠，用于移动应用。与 FC_PoP 相比，InFO_PoP 具有更薄的轮廓和更好 的电性能和热性能，因为没有有机基板和 C4 凸块。InFO_oS 利用 InFO 技术，具有更高密度 2/2µm RDL 线宽/ 空间，可集成多个先进的逻辑小芯片，用于 5G 网络应用，可看作 CoWoS 的廉价版。它能够在 SoC 上实现混合 焊盘间距，最小 I/O 间距为 40µm，最小 C4 Cu 凸块间距为 130µm，在>65 x 65mm 的基板上实现>2 倍掩模版尺 寸的 InFO。
CoWoS 是台积电于 2012 年研发的一种 2.5D 集成封装技术，主要面向 HPC、AI等计算要求较高的场景使 用。其原理可分为 CoW 和 oS 两步，CoW（chip on wafer）是将计算核心、I/O die、HBM 等芯片封装在硅中介 层上；然后再把 CoW 芯片整体封装在基板（Substrate）上，即 oS(on substrate)环节。CoWoS 具体分为 CoWoS-S、 CoWoS-R、CoWoS-L三种形式。 CoWoS-S 为 HPC 应用提供了同类最佳的性能和最高的集成密度。该晶圆级系统集成平台提供各种插入器 尺寸、HBM 立方体数量和封装尺寸。它可以实现大于 2 倍掩模版尺寸（或~1700 mm2）的插入器，将领先的 SoC芯片与四个以上的 HBM2/HBM2E 立方体集成在一起。 CoWoS-R 是 CoWoS 高级封装家族的成员，利用 InFO 技术利用 RDL 插入器并服务于小芯片之间的互连， 特别是在 HBM（高带宽存储器）和 SoC 异构集成中。RDL 插入层由聚合物和铜迹线组成，具有相对的机械柔 性。这种灵活性增强了 C4 接头的完整性，并允许新封装扩大其尺寸以满足更复杂的功能需求。 CoWoS-L 作为 CoWoS 平台中的最后一个芯片封装技术，结合了 CoWoS-S 和 InFO 技术的优点，使用插入 器与 LSI（局部硅互连）芯片提供最灵活的集成，用于管芯到管芯互连，RDL 层用于电源和信号传输。该产品 从 1.5X 掩模版插入器尺寸开始，具有 1x SoC+4x HBM 立方体，并将进一步扩展到更大的尺寸，以集成更多的 芯片。
台积电 SoIC（System on Integrated Chips）是业内第一个高密度 3D chiplet 堆叠技术，是推动异构小芯片 集成领域缩小尺寸、提高性能的关键技术支柱。它具有超高密度垂直堆叠的特点，可实现高性能、低功耗和最 小 RLC（电阻-电感-电容）。SoIC 将有源和无源芯片集成到一个新的集成 SoC 系统中，该系统在电气上与原生 SoC 相同，以实现更好的外形和性能，具体又分为 SoIC_CoW 和 SoIC_WoW 形式。台积电 SoIC_WoW 技术通 过晶圆堆叠工艺实现异质和同质的 3D 硅集成。紧密的键合间距和薄 TSV 实现了最小的寄生，从而获得了更好 的性能、更低的功耗和延迟以及更小的外形尺寸。WoW 适用于高产量节点和相同芯片尺寸的应用或设计，甚至 支持与第三方晶圆的集成。
先进封装产能预计未来两年将继续翻倍。以 CoWoS 为代表的先进封装技术是当前 AI 算力产业链的重要环节，台积电的先进封装产能相较先进制程产能更为紧俏，为了应对下游 AI 算力需求的不断增长，台积电正积极 扩充以 CoWoS 为代表的先进封装产能，预计 2024 年公司 CoWoS 产量将翻倍，预计 2025 年将继续扩产。
