回顾台积电以 CoWoS 为核心的先进封装工艺布局，可以分为三个关键时期：
2011 年台积电推出 CoWoS 封装，性能领先但面临成本掣肘。台积电作为推进 摩尔定律的先锋，前瞻性的看到了后道封装工艺的速率不如前道的缺口。在 2008 年 底，台积电设立集成互连与封装技术整合部门，2010 年着手 2.5D Interposer（中介层） 的技术开发，2011 年推出标志性 2.5D 封装技术 CoWoS（Chip on Wafer on Substrate）。 首代 CoWoS 基于 65nm 工艺，具备 0.25μm 线宽和四层布线能力，具有系统性能提 升、功耗降低与封装尺寸缩等优势。代表性应用是赛灵思（Xilinx）的“Virtex-7 2000T FPGA”芯片，以台积电 CoWoS 工艺将四颗 28nm 制程的 FPGA 芯片集成于硅中介层上，通过硅中介层实现芯粒之间的高速互联。该产品是当时全球容量最大的器件， 为客户提供了前所未有的 200 万个逻辑单元，在 2011 年实现小批量供货。CoWoS 性能强悍，但是同时也成本高昂，相比传统后道工艺，CoWoS 需要前道设备、工艺、 材料支持，比如制造硅中介层结构的 TSV 时，就需要用高深宽比的刻蚀设备。在 2012 年台积电 CoWoS 封装只有赛灵思一项订单。
台积电开发 InFO，既是 CoWoS 减配版，也是 FC（倒装封装）高配版，在消 费电子领域赢得市场空间。在 CoWoS 受制于成本高昂而市场表现不佳时，台积电同 步开发 InFO（Intergrated Fan-out）工艺。传统 FC 中，芯片与 PCB 之间需通过封装 基板连接，而 InFO 属于典型的扇出型晶圆级封装（Fan-Out WLP）：省去了封装基板， 直接通过 RDL（重布线层）将芯片与 PCB 互联，具备更紧凑的结构、更低的封装厚 度以及更优的散热与电性能，同时在成本上相较 FC 显著降低。2016 年发布的 iPhone 7 中，A10 芯片采用台积电 16nm FinFET 工艺，并配套 InFO 封装，实现了仅 0.23– 0.33mm 的超薄封装厚度。凭借这一差异化封装能力，台积电由此确立了对苹果 A 系 列芯片代工的长期独供地位。Yole2016 年预测，随着苹果与台积电共同推动 InFO 的 规模化应用，全球 Fan-Out 封装市场收入自 2016 年步入高速成长轨道。
英伟达 GPU 采用 CoWoS 封装，打开高性能计算市场。2016 年英伟达推出 Tesla P100 GPU，首次将 GP100 核心与 4 颗 HBM2 内存通过 CoWoS 封装集成，HBM 与 GPU 芯粒之间通过硅中介层实现高速互联，封装面积超过 600 mm²。其中的 GP100 核心采用当时最先进的 16nm FinFET 工艺，基于 Pascal 架构，在深度学习场景下实 现突破性性能提升：神经网络训练速度提高 12 倍，训练时间从数周缩短至数小时； 推理吞吐量提升 7 倍。同时，HBM2 合封显著提升内存带宽，与前代 Maxwell 架构 相比显存带宽提升约 3 倍。P100 优秀的性能精准匹配了针对深度学习的需求，也为 全球的 AI 热潮拉开序幕。
CoWoS 成为英伟达高端 GPU 封装的“标配”。在 P100 之后，2017 年 Google 在 AlphaGo 中使用的 TPU 2.0 也采用 CoWoS 封装；2017 年英特尔（Intel）的 Nervana 也不例外的交由台积电代工，采用 CoWoS 封装。因成本高昂而坐冷板凳多年 CoWoS 封测产能在2017年首度扩充。此后，CoWoS还被广泛应用于英伟达的Tesla、Quadro、 Titan 等产品系列，并延续至后续 A100、H100、H200、GB200 等旗舰 AI 芯片。据 台积电统计，在 2018 年，针对 AI/HPC 应用的 CoWoS 封装出货量已经突破 100 万 颗，而到 2020 年，采用 CoWoS-S 封装的芯片所构成的算力，已占据全球 Top500 超 算系统总算力的 50%以上。
中介层尺寸升级是 CoWoS 持续演进的核心方向，尤其是在 AI 应用对更高算力， 更多内存的需求下。作为典型的 2.5D 先进封装路线，CoWoS 工艺的技术突破集中 体现在硅中介层（interposer）的不断演进上。中介层承载了逻辑与存储芯片间的高 密度互联，而且尺寸对系统级集成的上限有决定性影响 ：中阶层尺寸更大，则有更 多空间承载更大的逻辑芯片与更多的 HBM。而受限于光刻掩模尺寸（单个掩模约 26×33mm），早期 CoWoS-S 中介层面积约为 775mm²，已接近传统单掩模极限。随着 高性能芯片需求激增，台积电通过掩模拼接技术（mask stitching），实现中介层由 1x reticle（单倍掩模）向 2x reticle、3x reticle 尺寸扩展。第二代 CoWoS-S 中介层尺寸 扩展至约 1150mm²，第四代则突破至 1700mm²，可支持封装 6 颗 HBM2，第五代则 进一步扩大至 2500mm²，约为 3x reticle 面积，足以容纳两个大型逻辑芯片（如双 GPU 或 CPU+GPU）及 8 颗 HBM，实现相比前代近 20 倍晶体管数与 2 倍内存堆栈的集成 密度飞跃。
大尺寸中介层带来封装良率与产出效率的挑战，掩模拼接误差控制与晶圆利用 率是关键瓶颈。随着中介层面积不断提升，出现三个核心问题：其一，掩模拼接技 术虽可突破单一曝光尺寸限制，但边缘对位精度要求极高，容易产生拼接误差；其 二，较大中介层尺寸导致中介层和封装基板之间的 CTE（热膨胀系数）失配引起高 应力，即发生边缘曲翘问题，前两个问题都会影响良率控制；其三，中介层尺寸越 大，同一晶圆可切割的片数显著下降，进而影响整体产出效率。但是追求更大尺寸 中阶层，实际上是能不断提升 AI 芯片性能核心条件之一，因此，一方面，如何在提 升中介层尺寸的同时，控制制造难度与良率损失，是CoWoS技术代际升级中的核心； 另一方面，台积电也在同步探索除了硅作为中介层之外的其他解决方案。CoWoS-R 和 CoWoS-L 和应运而生，并早在 2020 年，两者即进入客户验证阶段。
2020 年，台积电决定搭建 3D Fabric 技术平台：CoWoS+InFO+SoIC，实现先 进封装工艺的模块化、体系化发展。台积电即提出构建“3D Fabric”异构整合平台， 是要将分散发展的多项先进封装工艺整合到一起，打通多类型芯片的系统级封装升 级路径。进入 2022 年后，随着 CoWoS-R 工艺进入试产，3D Fabric 平台也逐渐走向 成熟，其核心构成为三大技术分支：其一，以中介层为核心的 CoWoS 系列，涵盖 CoWoS-S（硅中介层）、CoWoS-R（RDL 中阶层）与 CoWoS-L（模塑+局部硅的中阶 层）；其二，基于扇出封装理念发展的 InFO 家族，包括 InFO_PoP 和 InFO_oS 等； 其三，以 3D 芯粒堆叠为代表的 SoIC 系列，构筑 3D 封装结构，包括 CoW 和 WoW 的等，未来也可能进一步以 SoIC+CoWoS 及 SoIC+InFO 的形式发展。
CoWoS家族中，CoWoS-R采用RDL中介层，降低成本的同时提升封装扩展性。 CoWoS-R 采用类 InFO 工艺，构建 RDL（Redistribution Layer）中介层，本质上为一 种“有机材料+铜布线”的中介层结构。该结构不再使用传统硅中介层，而是通过多 层铜互连与低 k 聚合物介质材料（如聚酰亚胺）实现芯粒之间的高密度连接。从结 构上，包括逻辑芯片、存储芯片及小芯片模块等均通过微凸点（micro bump）与 RDL 中介层互联，并最终由 C4 凸点连接至封装基板。整体结构较薄，封装厚度更易控制。 相较传统硅中介层（CoWoS-S），CoWoS-R 不需要 TSV，具备明显的成本优势，但 是随着尺寸提升，仍需面对掩模拼接和多种材料 CTE 失配引起的良率控制问题。台 积电已于 2023 年实现 CoWoS-R 的量产，2025 年有望推出 1.6x reticle 尺寸的大封装 规格，可支持汽车电子等下游场景。 CoWoS-L：局部硅互连+全局 RDL 作为中介层，兼顾高性能的同时，有望进一 步推进封装尺寸提升。CoWoS-L（Local Interconnect）是台积电 CoWoS 系列中面向 大规模 AI 和 HPC 应用的新一代封装架构，其最大创新在于采用硅互连（LSI）芯片、 全局 RDL 以及模塑形成中介层，取代传统的单一大尺寸硅中介层。LSI 单元保留了 硅中介层的优良特性，包括亚微米铜互连、硅通孔（TSV）和嵌入式深沟槽电容（eDTC）， 以确保良好的系统性能；同时在中介层中引入了绝缘体通孔（TIV）作为垂直互连， 提供了比 TSV 更低插入损耗的路径。与 CoWoS-S 相比，CoWoS-L 有效规避了大尺 寸硅中介层所带来的问题，比如成品率下降的矛盾。
从制备来说，CoWoS-L 中的 LSI 仍需前道工艺支持。CoWoS-L 采用的是“chip last”组装形式，即在顶部芯片堆叠前先完成中介层制造，而中阶层制造的第一步则 是以前道工艺完成核心的局部硅互连（LSI）制备。在大规模集成电路中，铜互连结 构的形貌直接影响电性能与最小线宽能力，LSI 的互连性能成为中介层性能的关键。 台积电目前已开发出两种 LSI 制程路径：一是基于铜双重大马士革（Dual Damascene） 工艺，另一种则采用铜 RDL（Redistribution Layer）工艺。具体来看，LSI-1 仍在 12 英寸晶圆上完成制造，先形成硅通孔（TSV）与第一金属层（M1），随后采用双重大 马士革工艺，以未掺杂硅酸盐玻璃（USG）作为介电层，实现铜互连结构的嵌入。 在该方案下，金属最小线宽/间距可达 0.8μm/0.8μm，金属厚度约为 2μm。LSI-2 同样包括 TSV 和 M1 结构，不同的是，在完成 M1 后，采用半加成工艺（SAP），以 聚酰亚胺（PI）为介电材料，形成铜 RDL 结构，其最小线宽/间距为 2μm/2μm，铜 厚约为 2.3μm。
台积电已于 2024 年量产 CoWoS-L，英伟达 Blackwell 系列 GPU 采用该工艺。 根据台积电 2024 年年报，CoWoS-L 已实现量产，并被确立为先进封装的重点发展方 向，当前 3.5x reticle 尺寸平台已完成开发，5.5x 平台正处于验证阶段。据台积电 2025 年在北美技术研讨会上最新规划，计划于 2027 年实现 9.5 倍 reticle 尺寸（120*150 mm^2）CoWoS 的量产，可支持 12 个或更多 HBM 与先进逻辑芯片高效集成。 Semianalysis 指出，英伟达 Blackwell 系列（GB200/GB300）采用 CoWoS-L 封装架构， 后续 Rubin 系列也将延续此技术路线。据工商时报，台积电预计将在 2025 年 Q4 开 始，将 CoWoS 封装技术从 S 转向 L。在 AI 推理与训练芯片对高带宽封装需求持续 提升的背景下，CoWoS-L 有望成为高性能计算时代不可或缺的底层封装平台，支撑 系统集成向更高密度与能效比演进。
CoWoS-L 或成为高端先进封装的主要技术路径。据 Digtimes 报道，2024 年底， CoWoS 月产能预计超 3.5 万片，其中 CoWoS-S 超过约 2 万片，CoWoS-L 约 1 万~1.5 万片，而 CoWoS-R 则相对少；展望 2025 年，CoWoS 月产能有望一举提升至 7.5 万 ~8 万片，其中 CoWoS-S 与 CoWoS-L 分别超 2 万片、4.5 万片，CoWoS-R 则提升至 1 万片。预计 2026、2027 年月产能将分别达 9.5 万片、13.5 万片，2028 年则再增至 15 万片，其中，CoWoS-S 与 CoWoS-L 分别达 1 万片、12 万片，CoWoS-R 达 2 万片。 在 AI 推理与训练芯片对高带宽封装需求持续提升的背景下，CoWoS-L 有望成为高性 能计算时代不可或缺的底层封装平台。
除了 S、R、L 三个版本外，CoWoS 工艺或将继续演化发展。 可能路径 1：CoPoS。据 TECHPOWERUP 报道，台积电正在准备新一代 CoPoS （Chip-on-Panel-on-Substrate）封装技术。CoPoS 在架构逻辑上与 CoWoS 一脉相承， 但将传统的硅中介层替换为面板尺寸基板，基板尺寸扩展到 310 × 310 mm 甚至更 大，同时具有更优的面积利用率。台积电计划 2026 年建造一条 CoPoS 试点生产线， 2027 年将重点改进工艺，以便满足合作伙伴的要求。台积电计划 2028 年年底至 2029 年年初实现 CoPoS 的量产工作，位于中国台湾嘉义的 AP7 工厂由于现代化的基础设 施和宽敞的空间而被选中，成为 CoPoS 先进封装技术的生产中心。
可能路径 2：CoWoP。据半导体产业纵横，CoWoP（Chip on Wafer on PCB）封 装引起产业内广泛关注，该工艺核心改进在于取消了独立的底层基板，转而采用高 质量的基板级 PCB（Substrate-Level PCB, SLP）作为替代。CoWoP 或将在 2025 年 8 月对英伟达 GB100 超级芯片进行功能性测试，以全面评估其在多个维度上的性能和 潜力。CoWoP 未来可带来七大改变，包括：信号完整性（SI）提升、电源完整性（PI） 强化、散热效能提升、降低 PCB 热膨胀系数以解决翘曲问题、改善电迁移 （Electromigration）、降低 ASIC 成本（无封装、无盖）、支持更弹性的芯片模块整合 方式等方面。我们认为，新技术的产业化与商业化进展值得持续关注。
复盘台积电的 CoWoS 发展可以得到结论：AI 应用为 CoWoS 封装打开成长空间， AI 芯片更强算力和更多内存的需求，驱动 CoWoS 向更大尺寸发展。在 CoWoS 工艺 迭代过程中，多掩模板拼接等工艺用于制造更大尺寸的硅中介层，但同时也引发了 良率控制的挑战，此外硅中介层尺寸提升也使得成品率下降。台积电同步开发了 CoWoS-R 和 CoWoS-L 工艺，以平衡成本和性能，对比来看，CoWoS-L 采用局部硅 互联+RDL 作为中介层，能满足高性能需求的同时，有望进一步提升尺寸，已成为台 积电发展的重点。英伟达等大客户已认可 CoWoS-L。预计未来 CoWoS 系列产能中， CoWoS-L 将占主要份额，同时 CoWoS 或将继续向下一代工艺发展。
