半导体设备是集成电路产业链重要支撑。半导体产业链可按照主要生产过程进行 划分，整体可分为上游半导体支撑产业、中游晶圆制造产业、下游半导体应用产 业。上游半导体材料、设备产业为中游晶圆制造产业提供必要的原材料与生产设 备。半导体产品下游应用广泛，涉及通讯技术、消费电子、工业电子、汽车电子、 人工智能、物联网、医疗、新能源、大数据等多个领域。下游应用行业的需求增 长是中游晶圆制造产业快速发展的核心驱动力。
集成电路制造企业的经营模式主要包括 IDM 和晶圆代工两种模式。 IDM 模式，即垂直整合制造模式，其涵盖产业链集成电路设计、制造、封装 测试等所有环节。IDM 模式下的集成电路企业拥有 IC 设计部门、晶圆厂、封 装测试厂，属于典型的重资产模式，对研发能力、资金实力和技术水平都有 很高要求，因而采用垂直整合制造模式的企业大多为全球芯片行业的传统巨 头，包括英特尔、三星电子等； Foundry 模式，即晶圆代工模式，仅专注于集成电路制造环节。晶圆代工模 式源于集成电路产业链的专业化分工，形成无晶圆厂设计公司、晶圆代工企 业、封装测试企业。其中无晶圆厂设计公司为市场需求服务，从事集成电路 设计和销售业务。晶圆代工企业以及封装测试企业为这类设计公司服务。目 前，世界领先的晶圆代工企业有台积电、格罗方德、联华电子和中芯国际等。 全球集成电路行业资本开支高集中度。半导体设备市场与下游晶圆厂资本开支息 息相关。在摩尔定律的推动下，元器件集成度的大幅提高要求集成电路线宽不断 缩小，导致生产技术和制造工序变得愈加复杂，制造成本呈指数级上升趋势。根 据 IBS 的统计，5 纳米技术节点每万片晶圆设备投资额是 14 纳米节点的两倍以 上，约为 28 纳米节点的四倍。目前全球前十大半导体厂商资本开支占全球比重 在 85-90%。
全球半导体设备千亿美金市场。半导体设备是集成电路和广泛应用的半导体微观 器件产业的基石，半导体设备在微观加工方面的能力，是推动数字产业发展的关 键瓶颈。随着微观器件的尺寸不断缩小，结构日益复杂，半导体设备的重要性愈 发凸显。根据 SEMI，2023 年全球半导体设备市场出货金额为 1063 亿美金，较 2022 年的 1076 亿美金历史记录略有下降，随着本轮周期低点过去，终端市场需 求回暖，AI 等待到创新应用需求，SEMI 预计 2025 年全球半导体设备市场将达到 1240 亿美金新高。
晶圆制造设备（Wafer Fab Equipment，WFE）占据半导体设备近 9 成市场。半导 体设备按照制造阶段来分又分为晶圆制造设备、封装设备和测试设备。其中晶圆 制造设备价值量最高，通常占据整个半导体设备市场近 9 成份额。
集成电路逻辑工艺制造设备是 WFE 最大市场，占比约 60%。根据 SEMI，预计 2024 年晶圆厂和逻辑应用的晶圆制造设备销售将同比温和收缩 2.9%，降至 572 亿美 金，主要是由于成熟节点需求疲软以及 23 年先进制程销量高于预期。这一领域 预计将在 2025 年增长 10.3%，达到 630 亿美金，推动因素包括对先进节点技术需 求的增加、新器件结构的引入以及扩产。SEMI 预计 2024 年与内存相关的资本支 出将显著增加，并在 2025 年继续增长。随着供需关系正常化，NAND 设备销售预 计在 2024 年保持相对稳定，同比增长 1.5%达到 93.5 亿美金，并为 2025 年同比 再增长 55.5%提升至 146 亿美金奠定基础。DRAM 设备销售预计在 2024 年和 2025 年分别同比增长24.1%和12.3%，主要得益于对用于人工智能的高带宽内存（HBM） 的需求激增以及持续的技术迁移。
全球设备五强占市场主导角色，各环节高度垄断。在全球设备格局方面，主要前 道工艺（刻蚀、沉积、涂胶、热处理、清洗等）整合成三强应用材料（AMAT）、泛 林半导体（Lam Research）、东京电子（TEL）。此外光刻机龙头阿斯麦（ASML）市 占率超过 80%；过程控制龙头科磊（KLA）市占率超 50%。2023 年 ASML、AMAT、 Lam Research、TEL、KLA 五大厂商年半导体设备收入合计 726 亿美金，占全球市 场约 68%（均按照自然年调整，不含服务类收入）。
集成电路制造工艺发展的直接动力来自于单位晶体管制造成本的不断降低和晶 体管性能不断提高的要求。降低晶体管的几何尺寸（geometric scaling）是降 低晶体管制造成本和提高晶体管性能的最有效的方法（除此之外还有增加晶圆尺 寸，如目前 12 英寸晶圆占据主流市场，以及“超摩尔定律”（More than Moore）， 系统级封装（SiP）或系统级芯片（SoC）等解决方案）之一。集成电路的几何尺 寸在几十年中降低幅度达到 500 倍以上。几何尺寸的降低直接地增加了单位面积 上的器件数目，从而降低芯片成本，同时提高了晶体管的电学性能，如能耗、速 度等。
在前道晶圆制造中，共有七大工艺步骤，分别为氧化/扩散、光刻（及涂胶显影）、 刻蚀、薄膜生长、离子注入、清洗与抛光、金属化，所对应的设备主要包括氧化 /扩散设备、光刻设备、涂胶显影设备、刻蚀设备、薄膜沉积设备、离子注入设备、 清洗设备、化学机械抛光设备等。
光刻工艺中应用的光波波长从近紫外（NUV）进入到极紫外（EUV）区间。 g 线：1984 年 ASML 成立时，光刻的最先进光源是汞蒸气灯。ASML 的第一代 光刻系统使用这种装置来产生波长为 436nm 的蓝光，即汞 g 线，可以加工最 小 1 微米(1,000nm)的特征尺寸； i 线：为实现更小的特征尺寸，ASML 切换到波长为 365nm 的不可见紫外光 (UV)，后来的 i 线系统将特征尺寸提升至 220nm； DUV：20 世纪 80 年代中期，行业对更小特征的需求引发了向更短波长的又一 次转变——激光，特别是深紫外（DUV）准分子激光器（使用通常不会反应的 气体混合物，当施加足够的能量时，两种气体的原子结合形成激发的准分子，激发分子释放出多余能量以光的形式表现出来，其波长取决于所使用的气 体）； KrF：最初的深紫外（DUV）系统使用基于两种元素组合的准分子激光器：氪 和氟。KrF 激光器产生波长为 248nm 的光。现代 KrF 系统可以生产出特征尺 寸低至 80nm 的结构； ArF：第二代深紫外（DUV）光刻系统使用氟化氩（ArF）准分子激光器，产生 波长为 193nm 的光，传统的 193nm 光刻技术主要用于 0.11μm、90nm 以及 65nm 的制造工艺；ArFi：浸没式光刻是指在投影镜头与硅片之间用液体充满，由于液体的折射 指数比空气高，因此可以增加投影棱镜数值孔径（NA）。以超纯水为例，其折 射指数为 1.44，相当于将 193nm 波长缩短到 134nm，从而提高了分辨率。基 于 193nm 浸入式光刻技术在 2004 年取得了长足进展，通过多重工艺整合， ArFi 使得 10nm 以下技术节点成为可能； EUV：EUV 光刻技术是 ASML 独有的一项技术，使用波长为 13.5 纳米的光。这 种波长比 DUV 光短 14 倍以上。为此，ASML 开发了一种全新的光刻光生成方 法——在 ASML 的激光产生等离子体（LPP）光源中，直径约 25 微米的熔融 锡液滴以每秒 70 米的速度从生成器中喷出。当它们下落时，首先被低强度 的激光脉冲击中，使它们变成扁平的薄饼状。然后，一个更强大的激光脉冲 将扁平的液滴汽化，产生发射 EUV 光的等离子体。为了生产足够的光来制造 微芯片，这个过程每秒重复 50,000 次。
ASML 最先进 TWINSCAN EXE:5000 单次曝光能够实现 8nm 分辨率。2006 年，ASML 交付首台 EUV 样机 ADT，2007 年起 ASML 陆续推出了 TWINSCAN NXE：3X00 系列 EUV 光刻机，包括 NXE：3100、NXE：3300B、NXE：3350B、NXE：3400B、NXE：3400C、 NXE：3600D 等。为了获得更高分辨率，满足更高技术节点的芯片制造要求，需要 进一步增大 EUV 光刻机的 NA，ASML 开发了下一代 EUV 平台，将数值孔径（NA） 从 0.33 提高到 0.55（“High-NA”），并命名为 EXE 平台。根据 ASML，首台 High NA EUV 光刻系统于 2023 年 12 月交付,该平台将支持工艺开发，预计在 2025-2026 年用于大规模生产，TWINSCAN EXE:5000 单次曝光能够实现 8nm 分辨率，在 20 mJ/cm2曝光剂量下能实现每小时 185 片 300mm 晶圆的产量。
EUV 光刻机设计与制造面临巨大挑战。从 1986 年发表第 1 份 EUV 光刻研究成果 以来,EUV 光刻发展了 38 年逐步走入商业化，在这个过程中全球顶尖机构如 Intel、 Bell 实验室、NTT、DOE 国家实验室、Zeiss 等都为此做出重要贡献，是全球范围 内技术合作的结晶。评价光刻性能的四项关键指标是关键尺寸及关键尺寸均匀性、 套刻精度、聚焦精度和产能，这四项指标不是由光刻机内单一的某个子系统或部 件承担,而是子系统、零部件、光刻工艺相互配合、共同作用的综合结果。由于 EUV 光与 DUV 光有很大差别,且曝光线条明显缩小,因此出现极多全新的挑战。 如:(1)EUV 光被材料强烈吸收，因此光路必须处于真空环境，光学元件全部采用 反射元件，掩模也为反射式结构，这些改变带来了 EUV 光刻和掩模制造领域的巨 大革新；(2)开发高功率、高稳定性的 EUV 光源；(3)制造和装配几乎零像差的曝 光系统，包括极高精度的反射镜加工和镀膜技术、无缺陷掩模板制备技术；(4)由 于 EUV 光是高能粒子束，需要在真空环境下有效控制 EUV 光与残余分子作用产生 的颗粒、碎屑等污染，保持光能利用率并控制曝光缺陷。这些都是 EUV 光刻技术 面临的诸多挑战。 性价比权衡是客户考虑采用 EUV 的关键。对比 ASML 各类型光刻设备 ASP 可以看 到，2023 年 EUV 光刻机 ASP 超过 1.7 亿欧元，是 ArFi 约 7200 万欧元 ASP 的两倍 以上。晶圆厂采购新一代光刻机的动力一方面是满足制程节点的需求，另一方面 就是优化晶圆成本。优化成本有多个维度，如 ASML 光刻机每小时处理的晶圆数 量提升、单次曝光提升良率（多重图形化技术带来的良率损失）、单次曝光降低其 他环节（薄膜、刻蚀、光刻胶等）成本等等。
EUV 助推全球 7nm 及以下技术节点规模量产。台积电自 2019 年开始用 EUV 规模 量产 N7+制程节点。2020 年三星宣布成功出货全球首批 100 万个基于 EUV 技术的 D1x DDR4 DRAM 模块。三星是首个在 DRAM 生产中采用 EUV 技术的公司，EUV 技术 减少了多重图案化中的重复步骤，提升了图案精度，从而提高了性能和良品率， 并缩短了开发时间。2021 年，三星宣布开始大规模生产基于 EUV 技术的（当时） 行业最小 D1a（14nm）DDR5，通过在其 14nm DRAM 中应用五层 EUV，三星将整体 晶圆生产率提高约 20%。
摩尔定律：当价格不变时，集成电路上可容纳的元器件的数目，约每隔 18~24 个 月便会增加一倍，性能也将提升一倍。在过去的半个多世纪中，以 CMOS 技术为 基础的集成电路技术一直遵循“摩尔定律”，即通过缩小器件的特征尺寸来提高 芯片的工作速度、增加集成度以及降低成本，取得了巨大的经济效益与科学技术 的重大发展，推动了人类文明的进步，被誉为人类历史上发展最快的技术之一。
摩尔定律虽然放缓，但仍然是芯片性能升级最主要驱动力。AMD CEO 苏姿丰在2019 年表示，过去十年来 CPU、GPU 的性能约每 2.5 年翻倍，尽管摩尔定律有所放缓， 但根据 AMD，在过去十年芯片的性能提升中，40%归功于制程节点的提升，其他如 TDP、格外的芯片尺寸、架构升级以及功耗管理等亦扮演重要角色。
BIS 升级出口管制措施。 2018 年 8 月，美国颁布了《2018 年出口管制改革法》，其中美国商务部下设 的工业与安全局（BIS）负责军民两用物项出口管制的监管。BIS 对于“出口 行为”的管控范围、以及对被出口“物项”的管控范围均十分宽泛。不仅是 处在美国、或美国生产的物项可能被纳入管控范围，依赖美国技术生产、或 含一定比例“美国成分”的物项均有可能被纳入管控，即便并非由美国企业 生产。
2022 年 10 月，美国针对半导体等发布出口管制措施，其中关于半导体制造 相关的是禁止向中国的半导体制造“设施”上“开发”或“生产”提供满足 以下任一标准的物项： A． 具有 16nm 或 14nm 或以下生产技术节点的非平面晶体管结构的逻辑集成 电路； B． 128 层或以上更多堆叠的 NAND 闪存集成电路； C． 18nm 半间距或更小的 DRAM 内存集成电路。
2023 年 10 月，BIS 发布《半导体制造物项更新规则》，在物项管控层面增加 了受管控设备，其中对光刻设备管控限制为： 用于对晶圆进行对准和照射以进行加工的重复设备（"步进重复"（"直接晶 圆步进"）设备或"步进扫描"（扫描仪）设备），采用光学或 X 射线方法，具 有以下任意一项或两项条件： 1.光源波长小于 193nm，或 2.光源波长等于或大于 193nm 米，且同时满足: a.能够生产具有"最小可分辨特征尺寸"（MRF）为 45nm 或更小的图案；和 b.满足以下任意一项: b.1:DCO(最大专用卡盘覆盖)值小于或等于 1.50nm;或 b.2:DCO(最大专用卡盘覆盖)值大于 1.50nm 但小于或等于 2.4nm。
BIS 限制下，中国大陆无法获得 EUV 及先进 DUV 光刻机。以 ASML 的光刻机参数 为例，公司所有 EUV 设备均使用 13.5nm 波长光源，因此都在限制范围内。此外， 根据 ASML，DUV 系列光刻机中，公司预计自 2024 年开始不再能获得向中国大陆 出货其 TWINSCAN NXT:2000i 及更高端型号设备的出口许可。
2025 年：台积电计划量产 N2 节点，美光计划量产 1γDRAM。2024Q2 台积电收入 中 7nm 及以下节点占比约 67%，从应用领域来看，智能手机、高性能计算平台收 入占比达到 85%。同时台积电表示智能手机、高性能计算客户对最先进制程节点 的需求强劲，公司计划 2025 年量产 N2 节点，预计 N2P 及 A16 在 25H2 量产。美 光目前量产的 DRAM 均采用 DUV 光刻设备制造，公司已于 2024 年开始试生产基于 EUV 光刻的 1γ DRAM，并计划于 2025 年量产。 中芯国际 2023 年销售额位列晶圆代工行业第四位。中芯国际是世界领先的集成 电路晶圆代工企业之一，也是中国大陆集成电路制造业领导者，拥有领先的工艺 制造能力、产能优势、服务配套，向全球客户提供 8 英寸和 12 英寸晶圆代工与 技术服务。根据全球各纯晶圆代工企业 2023 年销售额情况排名，中芯国际位居 全球第四位，在中国大陆企业中排名第一。
大力研发加速追赶，研发费用率领先。中芯国际研发费用率维持高位，2018 年以 来研发费用率始终高于同行业的台积电、联电、华虹公司，公司在纵向追求更小 的晶体管结构的同时，持续利用已开发工艺节点的产线成本和性能优势，开展横 向衍生平台建设，以满足庞大的终端市场的应用需求，以及各细分市场中不同客 户的差异化需求。
中国大陆 DRAM 自主化需求空间广阔。当前中国大陆 DRAM 投片量占全球比重仅约 10%，显著低于中国大陆半导体销售额全球占比约 30%的水平，DRAM 自主化需求 空间广阔。根据 TrendForce，2022Q4 全球主要 DRAM 厂商月平均投片量合计 159.1 万片（12 英寸片），其中中国厂商占比约 5%。2023 年下游需求收缩，海外三大厂 减产，但国产存储厂逆势扩产，2023Q4 全球 DRAM 月均投片量合计为 135.1 万片， 国产厂商份额约 9.8%。2024 年随着下游需求逐步修复，海外三大厂产品价格提 升，稼动率修复，预计到年底全球 DRAM 月均投片量提升至 180.2 万片，国产厂 商持续扩产，2024 年中国厂商份额仍维持在 10%左右。
大基金三期成立，注册资本超前两期总和。根据天眼查，2024 年 5 月 24 日，国 家集成电路产业投资基金三期股份有限公司成立，注册资本 3440 亿元，前几大 股东中，财政部持股比例 17.4%，国开金融持股 10.5%，上海国盛持股 8.7%，建 设银行、中国银行、农业银行、工商银行分别持股 6.25%，亦庄国投和交通银行 分别持股 5.8%。2014 年 9 月和 2019 年 10 月，大基金一期和二期成立，注册资 本分别为 987.2、2041.5 亿元，大基金三期注册资本规模超过前两期总和，股东 结构中，大基金三期的银行股东占比显著提升。 大基金二期入股长鑫，彰显发展决心。根据企查查 2023 年 10 月 26 日变更记录， 长鑫新桥存储投资人发生变更，长鑫芯安出资额由 43.5 亿元提升至 147.5 亿元， 合肥鑫益合升出资额由 6.5 亿元提升至 145.2 亿元，此外新增大基金二期出资额 145.6 亿元，公司总体获得增资超过 380 亿元。2024 年 2 月，武汉新芯注册资本 由 57.8 亿元提升至 84.8 亿元，长江存储持有武汉新芯 68.2%的股权。大力投入 推动国产存储产业链升级发展。
4.1 浸没式光刻推动 DUV 时代逻辑和 DRAM 器件制程节点持续微缩
21 世纪初浸没式光刻新时代拉开序幕。在传统的干法光刻工艺中，由于在光刻镜 头与光刻胶之间的光传播介质是空气，因此最大的数值孔径（NA）为 1.0，也就 是光线和光轴的最大张角为 90°，分辨率在 NA=1.0 时就到了极限。浸没式镜头 由于镜头与光刻胶之间的光传播介质是水（折射率大于空气，在 193.368nm 波长 为 1.436），使得光能够以更大角度在光刻胶中成像，也就是等效于更加大的数值 孔径。浸没式成像技术最早于 19 世纪提出，到了 2002 年，这项技术被建议应用 到现代光刻工艺。但是这项技术得以真正大规模应用是在 2007—2009 年，随着 ASML 公司推出数值孔径为 1.35 的 XT1900i 系列光刻机，193nm 浸没式光刻真正 地接替 193nm 干法光刻，满足提高分辨率的需求。 浸没式光刻辅助工艺技术使得浸没式光刻一直延续到 14nm 及以下半导体工艺节 点。在极紫外能够真正应用到大规模生产阶段之前，浸没式光刻加上一些辅助技 术可以使摩尔定律能够继续延续到 14nm 及以下技术节点。这些技术包括双重或 者多重图形技术（Double Patterning of Multiple Patterning，DP or MP）、 多层膜技术（Multi-layer approach）、光源掩模联合优化技术（Source Mask coOptimization, SMO）、负显影技术（Negative Tone Development，NTD）等。同 时在测量阶段为了能够更精确地测量更小的套刻误差，产生了基于光学衍射图形 的套刻精度测量（Diffraction Based Overlay，DBO）等。
多重成像技术的使用增加对薄膜、刻蚀等工艺的使用。工业界在 14nm 技术节点 主要用到的双重图形技术按照工艺流程的不同分为两类：自对准多重图形技术 （Self-Aligned Multiple Patterning，SAMP）；双重光刻-刻蚀技术[如光刻-刻 蚀、光刻-刻蚀（Litho Etch Litho Etch,LELE）或光刻-刻蚀+剪切（Litho Etch+cut，LE+Cut）］。 自对准图形技术主要过程为：首先通过一次光刻生成第一次的图形；然后通过反 复的薄膜工艺、刻蚀工艺及化学机械平坦化工艺等形成自对准并且周期尺寸成倍 减小的图形；最后通过一次光刻-刻蚀去掉多余的图形。自对准多重成像技术由 于其自身的特点，比较适用于一维的简单图形。尤其是在 14nm 技术节点的鳍形 晶体管场效应工艺中，鳍形结构的制造就普遍采用了 SAMP 技术。在允许的情况 下，这项技术可以延展至四重成像乃至多重成像。
对于复杂二维图形，如中后段的接触孔/通孔和金属连线层，应用 SAMP 有一定的 难度，在 14nm 技术节点主要还是使用双重光刻技术。由于其技术特点，双重光 刻技术工艺对套刻精度的要求非常严格，因为套刻精度本身会影响关键尺寸。 10nm 技术节点业界主流的光刻机套刻精度的极限值为小于或等于 2nm。所以对于 双重光刻工艺可以延展至三重光刻工艺（Litho-Etch-Litho-Etch-Litho-Etch， 即 LELELE）用于 10nm 技术节点，但是由于套刻精度的问题，这项技术很难延展 至更小的线宽节点工艺，其中需要四重乃至五重光刻工艺了。
浸没式时代，ASML 致力于提升系统套刻精度及效率。2008 年 10 月，ASML 发布了 TWINSCAN 光刻平台的创新，TWINSCAN NXT 平台。包括在套刻精度（overlay）和 生产效率（Wafer per Hour)上显著提升，为双重图案化技术开辟了道路。通过 使用新的定位测量系统、全新的平面晶圆台设计（平面光栅板测控的硅片平台） 以及新设计理念，使得套刻精度提升 50%，最初的生产效率提高 30%以上，并可 以将芯片最小特征缩小多达 42%。基于这一新平台的首款产品 NXT:1950i 于 2008 年 12 月推出，后续的 TWINSCAN NXT 平台则持续围绕套刻精度、生产效率等方面 不断提升性能。
4.2 3D NAND 带来刻蚀、薄膜工艺挑战
2013 年三星发售全球首个 24 层 V-NAND，开启 3D NAND 时代。类似于逻辑器件的 发展，多年前 NAND 厂商持续将平面 NAND 的技术节点从 120nm 缩小到 1xnm 节点， 使存储容量增加了 100 倍。制程节点的进一步缩小面临阻力，3D NAND 应运而生。 平面 NAND 由一串水平排列的存储单元组成。而在 3D NAND 中，存储单元串被拉 长、折叠，并以“U 形”结构竖立起来。水平层的存储器单元被层层堆叠，通过 微小的垂直通道进行连接，在这种存储结构中，单元密度与堆叠层数直接相关。 3D NAND 采用了更宽松的工艺，大约在 30nm 到 50nm 之间，并能够以更稳定的可 靠性增加单位面积上所承载的存储容量，实现更高密度、更低功耗，更好的耐用 性、还有更快的读写速度。
3D NAND 架构多样，刻蚀及薄膜工艺难度提升。三星的 92 层和 128 层 3D NAND 是 在同一芯片上堆叠所有 92/128 层，可以降低成本并缩短开发时间。但是层数的 进一步增加带来高深宽比刻蚀（HAR）难度提升。在 3D NAND 中，需要一次性蚀 刻通过一堆层，虽然可以一次性蚀刻通过128层，但超过这个数量后就变得困难， 主要难点包括蚀刻不完全、弯曲、扭曲以及堆叠顶部和底部之间的 CD 变化。这 些缺陷可能导致短路、相邻存储字符串之间的干扰以及其他性能问题。供应商开 始尝试双层堆叠方法，例如美光将两个 88 层的结构堆叠在一起，形成一个 176 层 的器件，虽然刻蚀步骤更容易进行，但也增加了生产流程和成本。此外，由于需 要实现无空隙填充复杂、狭窄、横向结构，并对存储堆栈施加最小应力，薄膜沉 积的过程难度同样提升。
过去二十年来刻蚀和薄膜设备在晶圆制造设备（WFE）中占比呈提升趋势。回顾 全球晶圆制造各环节设备市场份额变化，我们看到 2004 年以来沉积和刻蚀类设 备在 WFE 中占比呈上升趋势。刻蚀设备从 2004-2008 年的平均 14.6%，提升至 2019-2023 年的平均 20.6%。沉积设备从 2004-2008 年的平均 19.9%，提升至 2019- 2023 年的平均 22.1%。2023 年光刻设备份额的快速提升我们认为一方面是疫情带 来的供应链扰动，交期拉长，此外 ASML 新增订单中 EUV 占比提升。
20nm 技术节点引入多重图形化技术，光刻机套刻精度、效率提升，沉积、刻蚀需 求增加。台积电 2011 年 28nm 制程节点规模量产后，2013 年 11 月，公司 16nm FinFET 节点开始风险量产。2014 年台积电 20nm 技术规模量产，且应用了创新的 双重图形化技术。2015 年 16nm FF+规模量产，2017 年和 2018 年分别规模量产 N10 和 N7 节点，从 2019 年开始首次使用 EUV 技术，第一代产品是 N7+。行业在 20nm 节点进入多重图形化技术阶段，多重图形化对光刻机的套刻精度、生产效率 提出更高要求，我们明年看到 ASML 自 2008 年推出 TWINSCAN NXT:1950i 以后， NXT:1960Bi、NXT:1965Ci、NXT:1970i、NXT:1980Di 等均围绕套刻精度和每小时 处理晶圆片数进行提升。除此之外我们看到在光刻机的波长、数值孔径 NA 确定 的情况下，多重图形化技术会使得k1系数下降，则需要通过光学邻近修正（OPC）、 次分辨率辅助图（SRAF）等方法进行分辨率增强（RET）。
此外，3D NAND 向着垂直方向的发展（层数增加），制造设备端对刻蚀（高深宽比 刻蚀）和沉积设备亦显著增加。
6.1 北方华创：国产化脊梁，电子工艺装备平台龙头
国产半导体设备平台型龙头。北方华创成立于 2001 年 9 月，2010 年在深圳证券 交易所上市，2017 年完成七星电子和北方微电子的整合，2018 年收购美国 Akrion 加强清洗设备领域的竞争力，2020 年收购北广科技提高射频领域的技术水平。目 前公司刻蚀、薄膜、清洗、热处理、晶体生长等核心工艺装备均已广泛应用于逻 辑器件、存储器件、先进封装等工艺制造过程，公司在工艺覆盖面与设备种类上 纵横拓展，逐步丰富的半导体设备产品版图，平台化效应凸显。
1）刻蚀设备：满足多个技术节点需求，产品研发及客户开拓进展迅速
ICP 领域：公司深耕 ICP 刻蚀技术二十余年，实现了 12 英寸电感耦合脉冲等 离子体源、多温区静电卡盘、双层结构防护涂层和反应腔原位涂层等技术难 题的突破，实现了 12 英寸各技术节点的突破。同时 ICP 设备实现规模化应 用，完成了浅沟槽隔离刻蚀、栅极掩膜刻蚀等多道核心工艺开发和验证，已 实现多个客户端大批量量产并成为基线设备。截至 2023 年底，ICP 刻蚀产品 出货量超过 3200 腔。 CCP 领域：公司致力于攻克 12 英寸关键介质刻蚀工艺应用，支撑客户持续创 新，突破了 CCP 领域等离子体产生与控制、腔室设计与仿真模拟、低温静电 卡盘、高功率等离子馈入等多项关键技术。实现了逻辑、存储、功率半导体 领域多个关键制程的覆盖，为国内主流客户提供了稳定、高效的生产保障， 赢得客户信赖和认可。截至 2023 年底，CCP 设备已累计出货超 100 腔。 TSV 刻蚀设备：实现侧壁无损伤和线宽无损失。通过优异的实时控制性能， 大幅提升刻蚀速率，达到国际主流水平。目前已广泛应用于国内主流 Fab 厂 和先进封装厂，是国内 TSV 量产线的主力机台，市占率领先。 12 英寸等离子去胶机：自主设计开发了低损伤等离子源，克服了 O2、H2、 NH3 等去胶的各种技术难点，优化了干法去胶设备在维护、量产方面的性能， 开发了真空和大气双配置传输平台，形成了批量销售。
2）薄膜沉积设备：PVD、CVD、ALD 核心技术均实现突破
PVD 领域：中国 PVD 工艺装备技术先行者，2008 年开始研发，突破了磁控溅 射源设计、等离子体产生及控制、腔室设计与仿真模拟、颗粒控制、软件控 制等多项核心技术，实现了对逻辑芯片和存储芯片金属化制程的全覆盖。集 成电路领域铜互连、铝垫层、金属硬掩膜、金属栅、硅化物等工艺设备在客 户端实现稳定量产，成为多家客户的基线设备，并广泛应用在逻辑、存储等 主流产线。且成功实现功率半导体、三维集成和先进封装、新型显示、化合 物半导体等多个领域的量产应用。截至 2023 年底，公司已推出 40 余款 PVD 设备，累计出货超 3500 腔。 CVD 领域：布局拓展了 DCVD 和 MCVD 两大系列产品，攻克了进气系统均匀 性控制、压力精确平衡、双频驱动的容性等离子体控制、多站位射频功率均 分控制等多项技术难题。实现金属硅化物、金属栅极、钨塞沉积、高介电常 数原子层沉积等工艺设备的全方位覆盖，关键技术指标均达到业界领先水平， 赢得客户高度评价。立式多片 ALD 等产品实现生产线验证并获得多家客户的 重复订单。截至 2023 年底，已实现 30 余款 CVD 产品量产应用，为超过 50 家 客户提供技术支持，累计出货超 1000 腔。外延领域：已形成具有核心技术优势、品类齐全、应用广泛的外延系列化产 品，具备单晶硅、多晶硅、碳化硅、氮化镓等多种材料外延生长技术能力， 覆盖集成电路、功率半导体、化合物半导体等领域应用需求。公司自主研发 的 12 英寸常压硅外延设备，实现了对逻辑芯片、存储芯片、功率器件及特 色工艺的全覆盖，且已全部成功量产，成为客户的基线产品。截至 2023 年 底，北方华创已发布 20 余款量产型外延设备，累计出货超 1000 腔。
6.2 中微公司：国产刻蚀+MOCVD 设备龙头，内生外延打造高端装备平台
深耕刻蚀设备与 MOCVD 设备，横向开拓薄膜沉积等设备领域。中微公司成立于 2004 年，主要从事高端半导体设备及泛半导体设备的研发、生产和销售，基于在 半导体设备制造产业多年积累的专业技术，由 MOCVD 和刻蚀设备起步，逐渐拓展 至 LPCVD、ALD 等薄膜沉积及其他设备，广泛布局半导体集成电路制造、先进封 装、LED 外延片生产、功率器件、MEMS 制造以及其他微观工艺的高端设备。
1）刻蚀设备：国内刻蚀设备龙头，CCP 设备进入国际先进生产线
CCP 设备：CCP 刻蚀机已进入 5 纳米及以下晶圆生产线，进入 2D 和 3D 存储 器生产线，拥有 2600+反应台在线生产，200+反应台进入 5 纳米及以下生产 线，在国际最先进的 5 纳米芯片生产线及下一代更先进的生产线上，CCP 刻 蚀设备实现了多次批量销售，逻辑芯片制造方面，12 英寸高端刻蚀设备持续 获得国际国内知名客户的订单，已经在从 65 纳米到 5 纳米的各个技术结点 大量量产；5 纳米技术以下也获得重复订单并付运。存储芯片制造环节，公 司的等离子体刻蚀设备已大量用于先进三维闪存和动态随机存储器件的量 产。截至 2023 年中累计付运超过 2500 个 CCP 刻蚀反应台。
ICP 设备：全面满足 55nm、40nm 和 28nm 逻辑芯片制造中的 ICP 刻蚀工艺要 求。拓展了在先进逻辑、先进 DRAM、更多层的 3D NAND 存储芯片和特色器件 等芯片制造中的应用范围，Nanova 单台机订单年增长超过 100%，迅速扩大 市场占有率，双台机也已进入生产线，200+反应台在线生产，在涵盖逻辑、 DRAM、3DNAND、功率和电源管理、以及微电机系统等芯片和器件的 50 多个 客户的生产线上量产；深硅刻蚀开发了 2.5D 和 3D 芯片加工设备、进入欧洲 MEMS 生产线量产、在国内 TSV/MEMS 成为主流设备，在 300mm 的 3D 芯片的 硅通孔刻蚀工艺上得到成功验证。
2）薄膜沉积设备：公司 LPCVD 设备和 ALD 设备目前已有四款设备产品进入市场， 其中三款设备已获得客户认证，并开始得到重复性订单，且公司计划在 2024 年 推出超过 10 款新型薄膜沉积设备。公司在 CVDW 设备基础上，进一步开发出新型 号 HAR（高深宽比）W 钨设备及 ALDW 钨设备，目前已通过客户现场验证。公司钨 系列薄膜沉积产品可覆盖存储器件所有钨应用，并已全部通过客户现场验证。同 时已完成多家逻辑和存储客户对 CVD/HAR/ALDW 钨设备的验证，并取得了客户订 单。同期，公司开发的应用于高端存储和逻辑器件的 ALD 氮化钛设备也在稳步推 进，实验室测试结果显示，设备的薄膜均一性和产能均表现出世界领先水平。
6.3 拓荆科技：深耕薄膜沉积设备赛道，应用领域逐步拓展
领跑半导体专用设备领域，聚焦薄膜沉积设备研发和产业化应用。拓荆科技有限 公司成立于 2010 年 4 月，于 2022 年成功上市，主要从事高端半导体专用设备的 研发、生产、销售和技术服务。公司主要产品包括等离子体增强化学气相沉积 （PECVD）设备、原子层沉积（ALD）设备和次常压化学气相沉积（SACVD）设备三 个产品系列，已广泛应用于国内晶圆厂 14nm 及以上制程集成电路制造产线，并 已展开 10nm 及以下制程产品验证测试。
1）PECVD 设备：PECVD 设备系拓荆科技核心产品，公司是国内唯一一家产业化应 用的集成电路PECVD设备厂商，已配适180-14nm逻辑芯片、19/17nmDRAM及64/128 层 FLASH 制造工艺需求，产品兼容 SiO2、SiN、SiON、BPSG、PSG、TEOS、LokⅠ、 LokⅡ、ACHM、ADCⅠ等多种反应材料。公司已于 2018 年向某国际领先晶圆厂发 货一台 PECVD 设备用于其先进逻辑芯片制造研发产线，2020 年该厂向公司增订了 一台 PECVD 设备用于其上述先进制程试产线。公司已研制并推出了新型 PECVD 反 应腔（pX 和 Supra-D），采用新型反应腔配置的 LoKⅡ、ACHM、SiH4、TEOS 等薄膜 工艺设备均已出货至客户端验证，可以实现更严格的薄膜工艺指标要求，满足芯 片技术日益严苛的工艺需求。
2）ALD 设备：公司等离子体增强原子层沉积设备（PE-ALD）在 PECVD 设备核心技 术基础上，根据 ALD 反应原理，结合理论分析及仿真计算，对反应腔内的气路、 关键件、喷淋头等进行创新设计公司的 ALD 设备可以沉积 SiO2 和 SiN 材料薄膜， 目前已适配 55-14nm 逻辑芯片制造工艺需求。在 PE-ALD 设备成功量产基础上， 为满足 28nm 以下芯片制造所需的 Al2O3、AlN 等金属化合物薄膜的工艺需要，公 司目前正加大研发 ThermalALD 设备。
3）SACVD 设备：公司是国内唯一一家产业化应用的集成电路 SACVD 设备厂商。 SACVD 设备可以沉积 BPSG、SAF 材料薄膜，适配 12 英寸 40/28nm 以及 8 英寸 90nm 以上的逻辑芯片制造工艺需求。公司 SACVD 产品持续提升产品竞争力，新推出了 等离子体处理优化的 SAF 薄膜工艺应用设备并出货至客户端验证，进展顺利。公 司可实现 SATEOS、SAILD、BPSG、SAF 薄膜工艺沉积的 SACVD 设备在国内集成电 路制造产线的量产规模逐步提升。
6.4 盛美上海：国内清洗设备龙头，设备平台布局逐渐完善
立足清洗设备，构建半导体设备平台。盛美半导体设备（上海）有限公司成立于 2005 年，于 2021 年在科创板成功上市。公司自设立以来，坚持差异化国际竞争 和原始创新的发展战略，通过自主研发形成了具有国际领先或先进水平的前道半 导体工艺设备，包括清洗设备、半导体电镀设备、立式炉管系列设备、前道涂胶 显影 Track 设备、PECVD 设备、无应力抛光设备；后道先进封装工艺设备以及硅 材料衬底制造工艺设备等，致力于为全球集成电路行业提供先进的设备及工艺解 决方案。公司凭借领先的技术和丰富的产品线，已发展成为中国大陆少数具有一 定国际竞争力的半导体设备供应商。 预计 2024 年 PECVD 实现 50%工艺覆盖度。2022 年末，公司首次推出等离子体增 强化学气相沉积 UltraPmaxPECVD 设备，支持逻辑和存储芯片制造，该设备可以 提供更好的薄膜均匀性，更优化的薄膜应力更少的颗粒特性，可适用于 12 英寸晶圆各种薄膜沉积需求。公司预计 PECVD 设备将于 2024 年预计拥有 2-3 名核心 客户，实现 50%工艺覆盖度，到 2025 年有望开始放量贡献营收。
6.5 微导纳米：ALD 设备领航者，覆盖领域渐广
构建以 ALD 为核心半导体领域，CVD 等多种真空薄膜技术梯次发展技术平台体系。 微导纳米成立于 2015 年，2022 年 12 月在科创板上市。公司形成了以原子层沉积 （ALD）技术为核心，CVD 等多种真空薄膜技术梯次发展的产品体系，专注于先进 微米级、纳米级薄膜设备的研发、生产与销售，向下游客户提供先进薄膜设备、 配套产品及服务。目前公司已在新兴领域取得突破并逐步显现成果，在光学、柔 性电子、车规级芯片等几个极具市场潜力的薄膜沉积技术应用前沿领域开始获得 客户订单。例如消费电子光学摄像头、车载摄像头、安防仪器、超透镜、AR\VR 等 精密光学镜片行业已开始使用 ALD 替代传统镀膜技术。 半导体领域：公司部分半导体设备已成功进入数家行业知名客户产线并实现客户 端工艺验证，客户数量进一步增加，尤其在存储领域客户拓展取得显著成效。其 中，iTomic 系列 ALD 设备继续保持行业领先优势，在逻辑、存储领域内均新增行 业重要客户的订单，尤其在新型存储领域已取得批量重复订单。iTronix 系列 CVD 设备加速推广，在 2023 年 7 月首次出货至客户端进行产业化验证后，获得了半 导体集成电路行业内重要客户的批量重复订单，并加速拓展开发客户需求的工艺 设备。iTomicMW 设备和 iTomicLite 设备在存储、新型显示（硅基 OLED）和化合 物半导体领域内进展顺利，获得如京东方、合肥视涯、浙江宏禧等客户的订单， 并已首次取得验收，进入产业化应用阶段。
光伏领域：公司 ALD 设备的市场占有率继续保持领先，产品矩阵不断丰富，为客 户提供具有竞争力的 ALD、PECVD、PEALD、扩散退火等多种定制化产品和 TOPCon 整线工艺解决方案，实现了对 TOPCon 产线真空类设备的全覆盖，产品种类、价 值量显著提高。同时，公司依托强大的研究开发能力助力下一代新型高效电池技 术升级，在 TOPCon、XBC、HJT、钙钛矿、钙钛矿叠层等电池技术领域均有产品储 备、布局和出货。公司应用于 TOPCon 电池的 ALD 设备市场占有率位居第一梯队 并进一步大幅度的提升，PE-Tox+PE-Poly 设备（隧穿氧化及掺杂多晶硅层设备） 受到行业的认可市场占有率快速增加，PE-TOPCon 工艺整线获得数十 GW 量产订 单；应用于 XBC 电池的专用设备于已顺利获得客户验收，且在爱旭、隆基已投产 和拟投产的 XBC 电池生产线中，公司 ALD 产品占比保持领先；在钙钛矿电池领域， 首台应用于钙钛矿晶硅叠层电池管式 ALD 量产设备取得客户验收，应用于钙钛矿 电池的板式 ALD 设备获得行业头部客户百兆瓦级量产设备订单。 应用领持续拓展。目前公司 1）已研发推出了柔性电子二代机；2）应用于车规级 芯片 ALD 设备完成首次出货（海外客户）；3）首台光学领域镀膜设备顺利发货。
（本文仅供参考，不代表我们的任何投资建议。如需使用相关信息，请参阅报告原文。）
