1.1 国产半导体薄膜沉积设备领跑者
国产薄膜沉积设备领跑者，进军混合键合设备。拓荆科技成立于 2010 年 4 月， 于 2022 年科创板上市，主要从事高端半导体专用设备的研发、生产、销售和技 术服务。公司主要产品包括等离子体增强化学气相沉积（PECVD）设备、原子层沉 积（ALD）设备和次常压化学气相沉积（SACVD）设备三个产品系列，已广泛应用 于国内晶圆厂 14nm 及以上制程集成电路制造产线，并已展开 10nm 及以下制程产 品验证测试。同时，公司开发了应用于晶圆级三维集成领域的混合键合设备产品 系列，把握“后摩尔时代”新设备发展机遇。
持续发展产品多元化，优化产品结构。公司扎根薄膜沉积设备领域，不断深化丰 富产品矩阵，推进先进制程产品开发应用，成果颇丰，横向进军混合键合设备领 域，进展顺利，具体来看： 1）PECVD 设备：PECVD 设备系拓荆科技核心产品，公司是国内产业化应用的 集成电路 PECVD 设备厂商，已配适 180-14nm 逻辑芯片、19/17nm DRAM 及 64/128 层 FLASH 制造工艺需求，产品兼容多种反应材料。公司于 2018 年向某 国际领先晶圆厂发货一台 PECVD 设备用于其先进逻辑芯片制造研发产线，2020 年该厂向公司增订了一台 PECVD 设备用于先进制程试产线。目前已研制并推出 了新型 PECVD 反应腔（pX 和 Supra-D），采用新型反应腔配置的 LoKⅡ、ACHM、 SiH4、TEOS 等薄膜工艺设备均已出货至客户端验证。 2）ALD 设备：公司等离子体增强原子层沉积设备（PE-ALD）在 PECVD 设备核 心技术基础上，根据 ALD 反应原理，结合理论分析及仿真计算，对反应腔内的 气路、关键件、喷淋头等进行创新设计公司的 ALD 设备可以沉积 SiO2 和 SiN 材 料薄膜，目前已适配 55-14nm 逻辑芯片制造工艺需求。在 PE-ALD 设备成功量 产基础上，公司持续研发 Thermal-ALD 设备，首台 Thermal-ALD（TS-300 Altair） 设备通过客户验证。 3）SACVD 设备：公司 SACVD 产品持续提升产品竞争力，新推出了等离子体处 理优化的 SAF 薄膜工艺应用设备并出货至客户端验证，进展顺利。公司可实现 SATEOS、SAILD、BPSG、SAF 薄膜工艺沉积的 SACVD 设备在国内集成电路制 造产线的量产规模逐步提升。4）HDPCVD 设备：公司首台 HDPCVD 设备（沉积 USG 薄膜）通过客户验证， 实现了产业化应用,并持续获得客户订单，出货至不同应用领域的不同客户端进 行产业化验证，可以沉积 SiO2、USG、FSG、PSG 等介质材料薄膜。截至 2023 年，公司 HDPCVD 产品已累计出货超过 40 个反应腔。 5）混合键合系列产品设备：公司首台晶圆对晶圆键合产品 Dione 300 顺利通过 客户验证，并获得复购订单，复购的设备再次通过验证，实现了产业化应用，成 为国产首台应用于量产的混合键合设备，目前该设备的性能和产能指标均已达到 国际领先水平。
1.2 股权结构清晰，核心团队技术背景丰厚
股权结构清晰，股东背景雄厚。公司无实际控制人，截至 2024 年 7 月底，国家 集成电路产业投资基金为公司第一大股东，持股比例为 19.76 %。其余国投（上 海）科技成果转化创业投资基金企业、中微公司、招商银行股份有限公司、青岛 润扬嘉禾投资合伙企业、中国工商银行股份有限公司分别持股 13.6%、7.37%、 3.6%、2.11%、1.76%。
高管产业经验丰富，行业前瞻视角引领公司快速发展。公司已形成一支国际化的 专业团队，具备高科技研发实力及管理经验。董事长吕光泉先生拥有近 30 年行 业经验，先后就职于美国诺发、德国爱思强公司，担任研发部经理、工程设计高 级主任等职位。高管多数产业经验丰富，具备半导体行业前沿视角，深入了解先 进技术，核心技术人员深耕行业，有效保障公司产品持续迭代，深化核心竞争力。
1.3 营收持续高增，大力投入研发支撑长期成长
营收持续高速增长，规模效应逐步显现。2023 年公司实现营收 27.05 亿元，同比 提升 58.6%，实现归母净利润 6.63 亿元，同比提升 79.8%，主要受益于国内晶圆 厂良好发展趋势，国内设备需求提升，且公司产品矩阵逐渐丰富，产品在下游产 线验证进展顺利，订单情况良好。2019 年-2023 年公司营收 CAGR 达 81.2%，且公 司盈利能力不断增强，2021 年实现扭亏，2021-2023 年 CAGR 为 212.2%，营收及 归母净利润持续高增。
24H1公司实现营收12.67亿元，yoy+26.2%，实现归母净利润1.29亿元，yoy+3.6%， 营业收入稳步提高受益于公司持续高强度的研发投入，产品产业化和迭代升级取 得了重要成果,新产品及新工艺经下游用户验证导入，归母净利润低于营收同比 增速，主要系公司持续研发，研发费用达 3.14 亿元，同比增长 49.61%，且为支 持业务规模的高速增长及快速响应客户需求，销售人员薪酬等费用有所增加。单 季来看，24Q2 营收 7.95 亿元，yoy+32.22%，qoq+68.53%，24Q2 归母净利润 1.18 亿元，yoy+67.43%，qoq+1032.79%，同环比大幅增加，主要系产品布局逐渐完善， 客户认可度持续攀升，出货机台陆续实现收入转化。长期来看我们认为随公司产 品工艺覆盖度不断提升，规模效应逐步显现，归母净利润趋势向上。
毛利率水平稳步向上，费用管控良好。2019-2023 年公司毛利率与净利率总体呈 现稳步上升趋势，主要系伴随公司技术提升，先进产品不断推进，高附加值产品 占比逐步提升，且规模效应凸显，公司费率呈下降趋势。24H1 公司毛利率与净利 率下滑主要系 24H1 验收机台为新产品，毛利率有所下降，销售费用、研发费用 增加影响+营收延迟确认，导致净利率下滑，但我们认为随着公司营收逐步放量， 全年维度盈利水平仍将呈向上趋势。
PECVD 贡献主要营收，新品逐步放量。公司当前营收主要来自薄膜沉积设备， 其中 PECVD 占主要份额，2022 年 PECVD 设备营收占比 91.6%。自 2023 年起，公司混合键合设备实现出货并取得部分收入，2023 年薄膜沉积设备营收 25.7 亿元， 混合键合设备营收 0.64 亿元。公司产品矩阵逐渐丰富，PECVD 设备 2019-2022 年 毛利率水平逐渐提升，主要系产品逐步向先进领域拓展，同时规模效应凸显，2023 年薄膜沉积设备毛利率达 50.76%，混合键合设备毛利率达 50.84%。
持续加大研发投入，提升核心竞争力。公司始终重视研发，2023 年研发费用 5.76 亿元，同比提升 52.07%，24H1 研发费用为 3.14 亿元，同比提升 49.61%。公司持 续加大投入进行产品和技术研发，以提升创新能力，推动新产品新技术的研发和 推出。公司研发团队不断扩充，2023 年研发人员数量为 484 人，24H1 提高至 506 人。截止 24H1，公司累计申请专利 1279 项（含 PCT）、获得专利 402 项；24H1 公 司新增申请专利 74 项（含 PCT）、新增获得专利 45 项。高效研发投入转换驱动公 司长期成长。
在手订单饱满。合同负债作为前瞻性指标，反映公司在手订单情况，公司 2022 年 -24H1 合同负债维持在 13.8 亿元以上，24H1 达 20.4 亿元，较 2023 年末增加 6.56 亿元，增长 47.49%。从在手销售订单情况来看，截止 2023 年末，公司在手订单 （不含 Demo 订单）金额达到 64.23 亿元人民币，在手订单充足，且公司 24H1 新 签销售订单及出货金额均同比大幅增加，24Q2 新签订单环比 Q1 亦有大幅增加， 公司 24H1 出货金额 32.49 亿元，同比增长 146.50%，截至 24H1 末，公司发出商品余额 31.62 亿元，较 2023 年末发出商品余额 19.34 亿元增长 63.50%，为后续 的收入增长奠定良好基础。
2.1 晶圆扩产及制程升级拉动设备投资需求
全球集成电路行业资本开支高集中度。半导体设备市场与下游晶圆厂资本开支息 息相关。在摩尔定律的推动下，元器件集成度的大幅提高要求集成电路线宽不断 缩小，导致生产技术和制造工序变得愈加复杂，制造成本呈指数级上升趋势。根 据 IBS 的统计，5 纳米技术节点每万片晶圆设备投资额是 14 纳米节点的两倍以 上，约为 28 纳米节点的四倍。目前全球前十大半导体厂商资本开支占全球比重 在 85-90%。
预计 2025 年全球半导体设备市场规模达 1240 亿美金。半导体设备是集成电路和 广泛应用的半导体微观器件产业的基石，半导体设备在微观加工方面的能力，是 推动数字产业发展的关键瓶颈。随着微观器件的尺寸不断缩小，结构日益复杂， 半导体设备的重要性愈发凸显。根据 SEMI，2023 年全球半导体设备市场出货金 额为 1063 亿美金，较 2022 年的 1076 亿美金历史记录略有下降，随着本轮周期 低点过去，终端市场需求回暖，AI 等待到创新应用需求，SEMI 预计 2025 年全球 半导体设备市场将达到 1240 亿美金新高。
晶圆制造设备（Wafer Fab Equipment，WFE）占据半导体设备近 9 成市场。半导 体设备按照制造阶段来分又分为晶圆制造设备、封装设备和测试设备。其中晶圆 制造设备价值量最高，通常占据整个半导体设备市场近 9 成份额。
集成电路逻辑工艺制造设备是 WFE 最大市场，占比约 60%。根据 SEMI，预计 2024 年晶圆厂和逻辑应用的晶圆制造设备销售将同比温和收缩 2.9%，降至 572 亿美 金，主要是由于成熟节点需求疲软以及 23 年先进制程销量高于预期。这一领域 预计将在 2025 年增长 10.3%，达到 630 亿美金，推动因素包括对先进节点技术需 求的增加、新器件结构的引入以及扩产。SEMI 预计 2024 年与内存相关的资本支 出将显著增加，并在 2025 年继续增长。随着供需关系正常化，NAND 设备销售预 计在 2024 年保持相对稳定，同比增长 1.5%达到 93.5 亿美金，并为 2025 年同比 再增长 55.5%提升至 146 亿美金奠定基础。DRAM 设备销售预计在 2024 年和 2025 年分别同比增长24.1%和12.3%，主要得益于对用于人工智能的高带宽内存（HBM） 的需求激增以及持续的技术迁移。
中国大陆引领 2024 及 2025 年全球半导体设备市场。分地域来看，中国大陆、中 国台湾、韩国主导全球设备市场。其中 SEMI 预计中国大陆将在 2024 及 2025 年 引领全球市场规模，同时我们也看到近年来中国大陆在全球半导体设备市场份额 呈上升趋势，大陆设备市场重要性日益提升。
中国大陆引领全球晶圆厂设备支出。根据 SEMI 预测，全球 300mm 晶圆厂设备 投资预计将在 2025 年增长 20%至 1165 亿美元，2026 年将增长 12%至 1305 亿美 元，在未来几年内将呈现大幅增长趋势。中国大陆未来 4 年将保持每年 300 亿美 元以上的投资规模，继续引领全球晶圆厂设备支出。全球半导体每月晶圆（WPM） 产能在 2023 年增长 5.5%至 2,960 万片后，预计 2024 年将增长 6.4%，首次突破 每月 3,000 万片大关（以 200mm 当量计算）。预计中国大陆芯片制造厂将在 2024 年开始运营 18 个项目，2023 年产能同比增长 12%，达到每月 760 万片晶圆，预 计 2024 年产能同比增加 13%，达到每月 860 万片晶圆，将持续提升其在全球半导 体产能中的份额。 国产存储扩产为内资设备厂商带来广阔机遇。基于 Gartner 统计的过去五年各环 节设备份额占比平均值，以及我们假设国产 DRAM 扩产每万片设备投资额约 8 亿美金，我们预计如果一年扩产 5 万片/月，带来的设备投资需求达到 40 亿美金。 分环节来看光刻、刻蚀、沉积环节的需求分别约 60 亿人民币、量检测环节设备 需求 35 亿人民币，清洗、涂胶显影等环节需求超过 10 亿人民币，CMP、热处理、 离子注入环节需求在 8 亿元以上。
2.2 薄膜沉积重要性凸显，多重图形化+NAND 三维化推动需求提升
薄膜沉积设备是芯片制造三大核心设备之一。薄膜沉积设备、光刻设备、刻蚀设 备共同构成芯片制造三大核心设备。薄膜沉积设备所沉积的薄膜是芯片结构内的 功能材料层，在芯片制造过程中需求量较大，且直接影响芯片的性能。由于不同 芯片结构所需薄膜材料种类不同、沉积工序不同、性能指标不同，相应产生了较 大的薄膜沉积设备市场。根据 Gartner 数据，2023 年薄膜沉积设备市场占晶圆制 造设备市场规模超 22%。
薄膜沉积设备按工艺原理不同可分为 PVD、CVD 和 ALD 设备。薄膜沉积是指 在硅片衬底上沉积一层待处理的薄膜材料。所沉积薄膜材料可以是二氧化硅、氮 化硅、多晶硅等非金属以及铜等金属。薄膜沉积设备主要负责各个步骤当中的介 质层与金属层的沉积，一般使用物理或化学的方式，包括 CVD（化学气相沉积） 设备、PVD（物理气相沉积）设备/电镀设备和 ALD（原子层沉积）设备，其中 ALD 也属于 CVD 的一种，多用于更先进制程。
1）物理气相沉积(PVD)：在真空条件下利用蒸发或溅射在基体表面沉积薄膜的 技术，优点是无副产物，沉积薄膜纯度高。PVD 镀膜技术主要分为三类：真空蒸 发镀膜、真空溅射镀膜和真空离子镀膜，相应的真空镀膜设备包括真空蒸发镀膜 机、真空溅射镀膜机和真空离子镀膜机。在集成电路制造中，PVD 技术用于沉积 金属互连层和扩散阻挡层。金属互连层用于连接电路中的不同部分，而扩散阻挡层用于防止金属原子在高温下扩散，从而保证电路的稳定性和可靠性。在 PVD 设 备中，溅射设备占主要份额，应用材料全球 PVD 市场占比达 85%，高度垄断，国 内布局厂商主要为北方华创。 2）化学气相沉积(CVD)：通过气体混合的化学反应在基体表面沉积薄膜的工艺， 优点是速率快，拥有优秀的台阶覆盖率。CVD 又可分为常压 CVD(APCVD)、低 压 CVD(LPCVD)、等离子增强 CVD(PECVD)、金属 CVD(Metal CVD)、金属有 机 CVD(MOCVD)等。通过 CVD 可制备多种新型半导体材料，如硅锗合金、氮 化镓和二维材料等。根据 Gartner 数据，CVD 占薄膜沉积设备份额达 41.9%，其 中 PECVD 占比 33%，SACVD 和 HDPCVD 占比约为 6%。从市场格局来看，2023 年 CVD 市场 CR3 达 70%，分别为应用材料、泛林、东京电子，国内主要布局厂商有拓荆 科技、北方华创、中微公司、盛美上海等。 3）原子层沉积(ALD)：将物质以单原子膜形式镀在基体表面，其最大优势在于 沉积层厚度极均匀并有优异的台阶覆盖率；ALD 具备精准的膜厚控制能力，沉积 薄膜的厚度均匀性和一致性极为优秀，且其台阶覆盖能力非常强大，适合深槽结 构中的薄膜生长，在 SADP、HKMG、金属铜互联扩散阻挡层等多道工艺中发挥 重要作用。但因为单原子层需要逐次沉积，沉积速率相对较慢，多用于 DRAM 电 容器等纵横比高，需要高质量膜层的区域。ALD 有多种实现方式，包括热原子层 沉积法（T-ALD）、等离子辅助沉积法（PE-ALD）和空间原子层沉积法（S-ALD）。 根据 Gartner 数据，2023 年 ALD 市场占比 12.1%，海外厂商主要有东京电子、ASM 等，国内主要布局厂商有拓荆科技、北方华创、中微公司、微导纳米等。
芯片制造工艺升级+多重图形化技术引入拉动薄膜设备需求。90nm CMOS 芯片工 艺中大约需要 40 道薄膜沉积工序，而 FinFET 工艺产线需要超过 100 道薄膜沉积 工序，涉及的薄膜材料由 6 种增加到近 20 种，对于薄膜颗粒的要求也由微米级 提高到纳米级。2013 年 11 月，台积电 16nm FinFET 节点开始风险量产，2014 年 台积电 20nm 技术规模量产，且应用了创新的双重图形化技术。行业在 20nm 节点进入多重图形化技术阶段，多重图形化技术通过反复的薄膜工艺、刻蚀工艺及化 学机械平坦化工艺以使芯片达到相应精度，拉动薄膜设备使用需求。 3D NAND 向垂直方向的发展，薄膜沉积设备需求量进一步提升。随着 3D NAND 芯片的堆叠层数不断增高，逐步向更多层及更先进工艺发展，堆叠过程中刻蚀及 薄膜沉积使用步骤数大幅提升，当前 NAND 发展至 2xx 层，预计 2025 年将达 4xx 层，薄膜沉积设备重要性凸显。
2025 年全球薄膜沉积设备市场规模预计达 252.9 亿美元。根据 Gartner 数据， 2023 年全球薄膜沉积设备市场规模为 227.2 亿美元，受益于芯片制程升级+3D NAND 垂直化发展+下游晶圆厂扩产，预计 2025 年市场规模达 252.9 亿美元，2023 年中国大陆半导体制造设备销售额占全球半导体制造设备的销售额约为 34.5%， 假设中国大陆薄膜沉积设备市场规模占全球薄膜沉积设备市场比例为 34.5%，则 2023 年中国大陆薄膜沉积设备市场达 78.4 亿美元，叠加 DUV 时代，国内刻蚀及 薄膜沉积设备重要性凸显。
国产厂商本土市场占有率不足 20%。我国集成电路领域主要薄膜沉积设备厂商包 括北方华创、中微公司、拓荆科技等，不同公司集中在不同的工艺路线，竞争格 局较优，北方华创 CVD、PVD 等设备已具备 28nm 工艺水平，14/10/7nm 等先 进制程正处研发与验证阶段。拓荆科技 CVD 和 ALD 相关设备已广泛应用于国内 晶圆厂 14nm 及以上制程集成电路制造产线，并已展开 10nm 及以下制程产品验 证测试。2023 年北方华创薄膜沉积设备营收 60 亿元以上，拓荆科技薄膜沉积设 备营收 25.7 亿元，中微公司 MOCVD 营收 4.62 亿元，2023 年中国薄膜沉积设备市 场规模达 78.4 亿美元，以 7.2 汇率计，则可测算国产厂商本土市场占有率约为 16%，可替代空间仍然广阔。
海外制裁动作频出，国产化加速势在必行。继 2022 年禁止 16/14nm 及以下逻辑 芯片、18nm 以下 DRAM 芯片和 128 层及以上的 NAND 芯片的制造设备出口给 中国大陆后，美国要求日本和荷兰参与美国主导的针对中国的半导体法规。2023 年 10 月 17 日，美国商务部产业与安全局发布了三项规则。升级了 2022 年 10 月 7 日发布的《对向中国出口的先进计算和半导体制造物项实施新的出口管制》，其 中包括：《半导体制造物项出口管制临时最终规则》，该规则进一步限制了中国获 得先进半导体生产制造设备的能力，高端薄膜设备亟需国产化。 政策利好+资金支持，产业链携手前行。近年国家推出诸多政策，聚焦集成电路 领域，加速产业链国产化进程。此外，自大基金一期、二期后，三期大基金成立 以提供资金支持，2024 年 5 月 24 日，国家集成电路产业投资基金三期股份有限 公司成立，注册资本 3440 亿元，前几大股东中，财政部持股比例 17.4%，国开金 融持股 10.5%，上海国盛持股 8.7%，建设银行、中国银行、农业银行、工商银行 分别持股 6.25%，亦庄国投和交通银行分别持股 5.8%。2014 年 9 月和 2019 年 10 月，大基金一期和二期成立，注册资本分别为 987.2、2041.5 亿元，大基金三期 注册资本规模超过前两期总和，雄厚资金为国家集成电路发展保驾护航。
2.3 十余年磨一剑，技术优势确立领先地位
产品品类丰富，覆盖度广阔。拓荆科技专注于 CVD 产品，现已形成 PECVD、ALD、 SACVD 及 HDPCVD 为主的薄膜设备系列产品，在集成电路逻辑芯片、存储芯片制造 等领域得到广泛应用，同时，公司不断丰富设备产品品类，拓宽薄膜工艺应用覆 盖面，目前公司推出的 PECVD、ALD、SACVD 及 HDPCVD 等薄膜设备可以支撑逻辑 芯片、存储芯片中所需的全部介质薄膜材料和约 100 多种工艺应用。
1） PECVD：利用等离子体来增强气相前驱体与基底之间的化学反应。等离子体是 通过对气体施加射频（RF）功率而产生的，射频会使气体电离并产生高能电 子，电子会与其他气体分子碰撞，从而产生高活性等离子体。PECVD 可以沉 积出具有极佳均匀性和一致性的薄膜，是制造微电子和光电设备的理想工艺。 且 PECVD 能在不同基底上沉积各种材料，工作温度相对较低，通常在 100°C 至 400°C 之间，沉积的薄膜具有良好的介电性能、低机械应力和出色的均匀 性，因此成为集成电路制造的首选，但成本较高，对前驱气体质量敏感。
PECVD：公司主打产品，国内领先。目前公司已实现全系列 PECVD 薄膜材料的覆 盖，同时不断往先进介质薄膜材料进军，两款新型设备平台（PF-300TPlus 和 PF300M）和两款新型反应腔（pX 和 Supra-D）持续获得客户订单并出货至多个客户 端，验证进展顺利。截至 24H1，公司累计超过 180 个新型反应腔（pX 和 SupraD）获得客户订单，超 130 个反应腔出货至客户端验证。两款新型设备平台的设 计进一步提升了设备产能，机械产能可提高约 20%至 60%，新型反应腔进一步提 升了薄膜沉积的性能指标，包括薄膜均匀性、颗粒度等指标，可满足客户在技术 节点更新迭代的过程中对高产能及更严格的薄膜性能指标的需求。此外，拓展了 新型功率器件领域，开发并推出了用于 SiC 器件制造中的 SiO2、SiN、TEOS 等薄 膜工艺 PECVD 设备，产品持续获得客户重复订单并出货至客户端验证。 公司自主研发并推出了 PECVD Bianca 工艺设备，设备为晶圆背面薄膜沉积设备， 主要应用于集成电路制造过程中对晶圆翘曲的纠正以及晶圆背面保护，可以实现 在不使用翻片工艺、不使用去边工艺的情况下对晶圆背面进行薄膜沉积，减少集成电路制造的工艺步骤，降低客户成本。目前公司首台 PECVD Bianca 工艺设备 通过客户验证，实现了产业化应用。截至 24H1 末,超过 25 个 PECVD Bianca 工艺 设备反应腔获得订单，部分反应腔已出货至客户端。 2） SACVD：通过 SACVD 沉积的 TEOS 和臭氧基 USG 和 BPSG 在高纵横比结构上表 现出良好的薄膜特性和平坦化能力，能够在低压至接近大气压下运行，也可 以在等离子体模式下运行。主要应用于深宽比小于 7:1 的沟槽填充工艺。 3） HDPCVD：等离子体在低压下以高密度混合气体的形式直接接触到反应腔中硅 片的表面，主要优点是可以在 300~400℃较低的沉积温度下，制备出能够填 充高深宽比间隙的膜，应用于深宽比小于 5:1 的沟槽填充工艺，可以同时进 行薄膜沉积和溅射，所沉积的薄膜致密度更高，杂质含量更低。
SACVD+HDPCVD：沟槽填充核心设备，CVD 产品矩阵进一步完善。 HDPCVD：公司多台 HDPCVDFSG、STI 工艺设备通过客户验证，实现了产业化应用， HDPCVDUSG 工艺设备持续扩大量产规模，可以沉积 SiO2、USG、FSG、PSG 等介质 材料薄膜，目前 Hesper 已升级为新型六边形平台(TS-300S)，产品性能达到业界 领先水平，坪效比业界第一，自首台完成验证后，客户持续增加 HDPCVD 设备采 购量，截止到 2024 年 8 月，反应腔累计装机量已超过 70 个，2024 年底预计将突 破 100 个。 SACVD 设备新推出等离子体增强 SAF 薄膜工艺应用设备并出货至客户端验证，基 于新型平台 PF-300TPlus 开发的 SAF 薄膜工艺应用设备获得客户订单并发货至客 户端验证，可实现 SATEOS、SAILD、BPSG、SAF 薄膜工艺沉积的 SACVD 设备在国 内集成电路制造产线的量产规模逐步提升。
4） ALD：a）Thermal-ALD：最传统的 ALD，前驱体按顺序喷洒到基材表面，反应 主要由温度驱动，是所有其他类型 ALD 发明的跳板，T-ALD 工艺简单，但过 程较慢，只有基板温度和前体蒸气压（在较小程度上）能够影响特定前驱体 化学性质的 ALD 过程，且对于某些 ALD 反应或前体，热激活可能不够，从而限制了可生长的材料数量。b）PE-ALD：利用等离子体作为沉积的共反应物。 最初在 2000 年代商业化，用于辅助沉积用于沟槽阻挡层的钛和钽薄膜。由 于基材的方向性，PE-ALD 的各向同性往往略低于热 ALD，但非常适合低温沉 积，并提供了新的参数来调整材料特性。等离子体的高反应性减少了激活表 面所需的热能，使得沉积温度比热处理更低。
ALD：公司产品体系持续完善。公司首台 PE-ALD（NF300HAstra）设备（沉积 SiO2 薄膜）通过客户验证，实现了产业化应用，主要应用于沉积较厚的 PE-ALD 薄膜， 具有高产能和低成本的优势，PE-ALD 高温、低温 SiO2、SiN 等薄膜均已实现产业 化应用，并持续获得客户订单、出货至客户端验证，不断扩大量产规模。首台 Thermal-ALD（TS-300Altair）设备通过客户验证，可在同一台设备中沉积 Thermal-ALD 金属化合物薄膜及 PECVDADCⅡ薄膜，再次获得重复订单。 超高深宽比沟槽填充 CVD 设备布局展开。公司 2024 年自主研发并推出的超高深 宽比沟槽填充 CVD 产品（PF-300TFlora）首台通过客户验证，实现了产业化应用， 并获得客户重复订单及不同客户订单，陆续出货至客户端验证，设备主要用于 SiO2 等介质薄膜材料，截至 24H1 末，与超高深宽比沟槽填充 CVD 设备相关的反 应腔累计出货超过 15 个。
立足十大核心技术，夯实核心竞争力。拓荆科技始终专注于高端半导体设备的研 发，形成了十大具有自主知识产权的核心技术，并达到国际先进水平。公司核心 技术广泛应用于主营业务产品中，解决了半导体制造中纳米级厚度薄膜均匀一致 性、薄膜表面颗粒数量少、快速成膜、设备产能稳定高速等关键难题，在保证实 现薄膜工艺性能的同时，提升客户产线产能，减少客户产线生产成本。面向三维 集成应用领域，形成了晶圆高速高精度对准技术、混合键合实时对准技术，实现 较高的晶圆键合精度，并提高了设备产能。
持续研发，加速赶超海外龙头。拓荆科技持续推进薄膜沉积设备先进领域研发， 同时围绕客户需求持续优化升级、拓展工艺应用所需，2023 年增加“PECVD 系列 产品及工艺开发与产业化项目”、“ALD 系列产品及工艺研发与产业化”、“沟槽填 充薄膜工艺系列产品研发与产业化”三大项目研发预算，以进一步优化产品。
客户涵盖国内知名半导体厂商，关键参数已追平国际同类设备。公司设备产能、 机台稳定运行时间、平均破片率等多项参数以达到国际同类设备水平，基于设备 性能先进性，公司设备已进入中芯国际、华虹集团、长江存储等知名半导体企业， 客户资源丰富，同时公司逐步往海外开拓市场，2023 年出货一台 PECVD 设备至海 外市场。截止 2024H1 末，公司薄膜沉积设备在客户端产线生产产品的累计流片 量已突破 1.94 亿片。
规模效应逐步显现，出货量逐年大幅增加。伴随公司产品品类逐步拓展及市场开 拓顺利推进，公司业务规模扩大，规模效应逐步显现，设备出货量逐年大幅增加， 2023 年，公司出货超 460 个反应腔，截至 2023 年末，公司累计出货超过 1,510 个反应腔，进入 60 多条生产线。2024H1 公司出货超 430 个反应腔，截至 24H1， 累计出货超过 1940 个反应腔（包括超过 130 个新型反应腔 pX 和 Supra-D），进入 超过 70 条生产线，预计 2024 年全年出货超过 1000 个反应腔，创历史新高。
持续扩产，支撑长期增长。目前公司在沈阳、上海和海宁有研发和产业化基地。 沈阳一期研发和生产基地年产能约 300-350 台套，上海临港一期研发与产业化基 地产能约为 80 台套，上海临港二期（正在建设）研发与产业化基地约支撑年产 能 400 台套。公司预期建设高端半导体设备产业化基地，支撑公司 PECVD、SACVD、 HDPCVD 等高端半导体设备产品未来的产业化需求，计划总投资金额约为人民币 11 亿元，其中以变更用途的募集资金投入人民币 2.5 亿元，其余项目资金人民币 8.5 亿元由拓荆科技及公司全资子公司拓荆创益（沈阳）半导体设备有限公司自 筹，并将剩余超募资金 1826.6 万元投入沈阳二期项目建设，沈阳二期产业化基 地建设将为公司后续发展提供产能支撑。
对外投资完善业务发展布局，打造稳定供应链。公司 2023 年设立全资子公司岩 泉科技，围绕公司主营业务开展相关的对外投资活动，面向与公司具有产业协同 性、有发展潜力的相关业务实体开展业务，为公司积蓄新的增长点，同时设立全 资子公司拓荆创益，从事高端半导体薄膜沉积设备的研发、生产、销售与技术服 务。供应链方面，2023 年公司向芯密科技、无锡金源、稷以科技、恒运昌增资， 受让神州半导体股权，投资成立中科共芯。2024 年 5 月公告，公司全资子公司岩 泉科技拟以人民币 1500 万元认购新松半导体新增注册资本人民币 300 万元，获 得本次增资后新松半导体 1.0714%股权，新松半导体的核心产品主要为真空机械 手及集束型设备，主要应用于刻蚀、薄膜沉积、离子注入等工艺环节及领域，公 司持续完善产业协同发展，增强公司上游供应链稳定性。
后摩尔时代，先进封装重要性凸显。根据摩尔定律，芯片内部的晶体管数量每隔 18~24 个月翻番，同时性能提升一倍。随着半导体技术逐渐逼近物理极限，晶体 管尺寸的微缩也越来越困难。先进封装被视为延续摩尔定律的重要途径，能有效 提高芯片内部的互联密度和通信速度。封装形式的迭代均是通过以下两个途径以 提高带宽：1）增加 I/O 数量。封装厂选择制造多层 RDL 以扩大 I/O 点的范围， 并在每一层 RDL 中不断缩小 L/S 线距以容纳更多的 I/O 点。2）增加传输速率， 通过减小裸芯之间的互联距离和选择具有更低介电常数的材料来实现。
凸点间距（Bump Pitch）越小，封装集成度越高，难度越大。从 Bump Pitch 来 看，台积电 3D Fabric 技术平台下的 3D SoIC、InFO、CoWoS 均居于前列，其中 3D SoIC 的 bump Pitch 最小可达 6um，居于所有封装技术首位。Bump Pitch 间距 最小的 3D SoIC 和 Foveros Direct 仍在研发中，尚未量产。目前已经量产的封 装技术中，bump pitch 最小的为台积电的 InFO_LSI。
混合键合成为趋势，可实现 10um 以内的凸点间距。随着芯片的制造节点不断缩 小，封装尺寸和凸点间距也需要相应缩小。目前主流的倒装技术为回流焊，最小 可实现 40-50um 左右的凸点间距。如若进一步缩小凸点间距会带来翘曲和精度问 题，回流焊不再适用，而是转用热压键合（TCB）的方式。当凸点间距缩小至 10um 时，TCB 工艺中会产生金属间化合物，导致导电性能下滑。为了在高集成度（凸 点间距 10um 以内）的芯片封装中解决这些问题，混合键合技术正在得到越来越 多的青睐。
封装形式演变下，键合机需要更高的精度和更精细的能量控制。封装技术经历了 从最初通过引线框架到倒装（FC）、热压粘合（TCP）、扇出封装（Fan-out）、混合 封装（Hybrid Bonding）的演变，以集成更多的 I/O、更薄的厚度，以承载更多 复杂的芯片功能和适应更轻薄的移动设备。在最新的混合键合技术下，键合的精 度从 5-10/mm2提升到 10k+/mm2，精度从 20-10um 提升至 0.5-0.1um，与此同时， 能量/Bit 则进一步缩小至 0.05pJ/Bit，因此，键合机的控制精度和工作效率都 需达到新高度。
混合键合是一种永久键合工艺，其将介电键合 (SiOx) 与嵌入式金属 (Cu) 结合 起来形成互连。它在业界被称为直接键合互连 (DBI) 。混合键合通过键合界面 中的嵌入式金属焊盘扩展了熔合键合，从而允许晶圆面对面连接。混合键合可分 为芯片到晶圆（Die to Wafer，D2W）以及晶圆到晶圆（Wafer to Wafer，W2W） 的键合，W2W 量产进度更快，但 D2W 应用前景更大。
芯片到晶圆的混合键合
芯片到晶圆（Die to Wafer，D2W）是指将单个芯片逐个键合到目标晶圆上的过 程。模具尺寸越大，使用 D2W 堆叠越有利，成本效益越高。D2W 通常是混合键合 的主要选择，因为它支持不同的芯片尺寸、不同的晶圆类型和已知的良好芯片， 而W2W通常只支持相同节点的芯片。D2W技术目前在CIS和存储中已经有所应用。
目前业界主要有 Co-D2W、DP-D2W 和 SA-D2W 三种键合方法，其中 Co-D2W 是开发 时间最早、技术最成熟的方法，以及有经过多年验证的小批量生产经验。其次是 DP-D2W 方法，主要方法与倒装芯片键合类似，技术通用性较强，目前有数家设备 厂在开发相关技术并进行量产的可行性验证。而 SA-D2W 的量产方法仍不明确。
集体晶粒到晶圆键合（Co-D2W）：在 Co-D2W 中，多个裸片在一个工艺步骤中被 转移到最终晶片上。Co-D2W 键合工艺的生产流程如下图所示，包括四个主要部 分：载体准备、载体群、晶片键合（临时和永久）和载体分离。过去几年中，CoD2W 在硅光通信等应用领域中进行了小批量量产。
直接贴装晶粒到晶圆（DP-D2W）键合：是目前正在评估的另一种用于异质集成应 用的混合晶粒到晶圆键合方法，使用拾取贴装倒装芯片键合机将晶粒单独转移到 最终晶圆上。下图显示了 DP-D2W 粘合工艺的生产流程，其中包括三个主要部分： 载体填充、芯片清洁和激活以及直接贴装倒装芯片。
晶圆到晶圆的混合键合
晶圆级键合是指将两片晶圆高精度对准、接合，实现两片晶圆之间功能模块集成 的工艺。晶圆级键合设备可用于存储器堆叠、3D 片上系统(SoC)、 背照式 CMOS 图像传感器堆叠以及芯片分区等多个领域，是目前混合键合中能够进行大量生产 的技术。 台积电 SoIC-WoW 技术通过晶圆堆叠工艺实现异质和同质 3D 硅集成。紧密的键合 间距和薄的 TSV 可实现更好的性能、更低的功耗和延迟以及更小的外形尺寸。 WoW 适用于高良率节点和相同芯片尺寸的应用或设计，它甚至支持与第三方晶圆 集成。在 W2W 中，芯片在晶圆厂的两个晶圆上加工。然后，晶圆键合机取出两个 晶圆并将它们键合在一起。最后，对晶圆上堆叠的芯片进行切割和测试。
混合键合推动键合步骤和设备单价增加。以 AMD 的 EPYC 为例，从 2017 年的第一 代霄龙处理器到 2023 年最新发布的第四代产品，生产过程中所需键合步骤从 4 次提升到了超 50 次。键合技术从倒装迭代至混合键合+倒装，对键合设备也提出 了更高的要求，Besi 相应开发了 8800 Ultra 以提供混合键合的键合功能，相比 原来的倒装键合机单价提升了 3-5 倍。
混合键合拉动键合设备需求。根据华卓精科招股书，1 万片晶圆/月的产能需要配 置 4-5 台晶圆级键合设备。Besi 预计 2024 年混合键合系统累计需求达 100 套， 预计 2025 年后随着混合键合技术在存储中的应用，2026 年累计需求将超 200 套 （保守口径）。
D2W、W2W 键合协同布局，实现国产首台应用于量产的同类型产品。公司混合键合 系列产品包括晶圆对晶圆键合产品和芯片对晶圆键合表面预处理产品，为国内少 有同时布局 D2W 和 W2W 混合键合设备厂商，Dione300 系列产品可实现晶圆对晶 圆的混合键合和熔融键合，设备顺利通过客户验证，并获得复购订单，复购的设备 再次通过验证，实现了产业化应用，成为国产首台应用于量产的混合键合设备，性能 和产能指标均已达到国际领先水平。Propus 设备可实现混合键合前晶圆及切割后芯 片的表面活化与清洗，目前已通过客户端验证，实现了产业化应用，成为国产首台应 用于量产的同类型产品。2024 年公司推出键合套准精度量测产品 Crux 300，可实现 晶圆对晶圆混合键合和芯片对晶圆混合键合后的键合精度量测，具有超高精度、超高 产能和无盲区量测三大特点，公司键合设备矩阵日益丰富。
持续推进研发，形成核心技术。拓荆科技推进“应用于三维集成领域的系列产品 研发与产业化”研发项目，研发混合键合系列设备产品，拓展产品品类与应用， 以实现性能指标达到客户要求，达到国际同类设备水平，目前公司形成核心技术 “混合键合实时对准技术”、“载片与器件晶圆高速高精度对准技术”， 对准精度 可达到微米级，减少多次移动对准装置工艺步骤及带来的误差，提升晶圆键合精 度，同时提高机台产能，技术已达国际先进水平。
（本文仅供参考，不代表我们的任何投资建议。如需使用相关信息，请参阅报告原文。）
