1.1. 能耗攀升与供电压力
AI 芯片能耗日益攀升，供电网络架构重要性凸显。英伟达 H100 芯片热设 计功耗（TDP）高达 700 瓦，与之相比，全球数据中心广泛部署的英特尔 Skylake/Cascade Lake 系列 CPU，热设计功耗尚不足 200 瓦。展望未来， 下一代芯片为承载更高的计算密度，能耗需求将进一步提升。以英伟达 （NVIDIA）为例，新一代的 GB200 架构中，NVL36 机柜功率密度为 72kW。 伴随功耗上扬，诸多棘手挑战纷至沓来。其中尤为突出的是高功耗会致使电 力传输与转换过程中的损耗大幅跃升，且损耗的增幅远超功耗增长比例。鉴 于电力成本在数据中心运营成本中占据大头，降低电力损耗对于优化总体 拥有成本举足轻重。有鉴于此，当下从机架层级到芯片层级的供电网络架构 正在被重新规划与设计，力求攻克人工智能训练及推理等这类高耗能计算 任务所衍生的电力难题。
计算与存储芯片采用直流电供电，由电压调节模块（VRMs）把控输出电压， 确保输出至芯片的电力参数匹配芯片需求。在电力系统中，电网以交流电 形式承载并传输电力，其电压幅值可高达数十万伏特。然而，计算芯片与存 储芯片作为现代电子设备的核心算力与数据存储载体，所适配的电力为稳 定、纯净且呈低电压特性直流电。过高的电压输入会致使芯片内部精密且脆 弱的电路结构因过载而遭受不可逆的损坏，而过低的电压则无法驱动芯片 电路实现正常的逻辑切换与信号传导。因此在电力适配链路中，变压器承担 着初次电压变换职能，依据电磁感应原理将电网高压交流电转换为适配后 续环节的中间电压等级；电源供应单元（PSUs）则进一步整合、净化电源， 为后续的精细调压做准备；最终，电压调节模块（VRMs）精准把控输出电 压，确保输送至芯片的电力参数精准匹配芯片需求。
2.1. 从 12V 到 48V：效率突破
SoC 供电电压降低引发电流增大、电阻损耗剧增等效率问题，促使企业从 传统 12V 供电转向 48V 供电网络，并通过靠近负载降压以降低整体电阻 损耗。随着未来架构与工艺技术的演进， SoC 供电电压持续走低，为维持 功率恒定，电流需依电压下降倍数相应增大。以 240W、工作电压 1.2 伏的 AMD CPU 为例，从 12 伏输入降至芯片所需的 1.2 伏（降压 10 倍），电 流从 12 伏时的 20 安攀升至 1.2 伏时的 200 安（增加 10 倍）；700 瓦、工 作电压 0.8 伏的英伟达 GPU，若将 12 伏输入降至 0.8 伏（降压 15 倍），电 流会从 12 伏时的 60 安激增至 0.8 伏时的 875 安（增加 15 倍），相较于耗 电量少的 CPU，GPU 电流高出许多，由公式可知，电流越大电阻损耗越大， 降至 0.8 伏时，电流增大 15 倍，电阻损耗更是呈指数级飙升至 225 倍，凸 显出近几代数据中心芯片的效率损耗已成大患，且随着工艺缩减、电压继续 降低，以及先进封装技术使芯片封装变大、耗电量剧增，情况愈发严峻。长 期以来， PSU 多以 12 伏直流电为标准，以往功率低时，效率损失微乎其 微，如今低电压 SoC 对高功率需求渐长，反倒使效率遭受双重打击，相对 廉价且常见的 12 伏组件优势不再。从 12 伏提升至 48 伏，所需电流减为四 分之一，损耗随之降低 16 倍，这便是诸多公司转向 48 伏供电网络的缘由， 虽说最终仍要降压至 1 伏左右，但将 48 伏电压尽可能靠近 SoC 处降压，走 线长度缩短，电阻损耗减小，进而降低整体电阻损耗。
两阶段配电方案相较于现有的数据中心配电模式，在效率、可扩展性以及 成本控制上优势尽显。谷歌的 48V 方案虽然有效解决了损耗和效率问题， 却在提出初期面临了缺乏下游适配方案的问题。具体而言，就是缺少将 48 伏精准降至板载负载点（POL），以满足处理器、内存条及其他专用集成电 路供电需求的有效方式。在此背景下，两阶段配电方案崭露头角。两阶段配 电方案相较于现有的数据中心配电模式，在效率、可扩展性以及成本控制上 优势尽显，既能巧妙化解不同负载对电压、电流差异化需求带来的配电难题， 又能满足电路板对高效能、小尺寸元件的严苛要求，为优化数据中心电源架 构，实现性能、成本与可扩展性的全方位跃升筑牢根基。
2.2. 4 8V至 12V：高效降压
第一阶段：48 伏直流电输入各计算托架（compute tray）后，首要任务是精 准降压至 12 伏，以满足后续电子元件工作电压要求。该降压环节有两种 主流应用模块。英伟达 DGX 服务器长期采用中间总线转换器（intermediate bus converter）模块实现 48 伏到 12 伏转换。传统 DGX 服务器每个计算 托盘均匀配备 8 个 IBC 模块，单个模块功率约 1 千瓦，与 1 张通用并行图 形处理器（SXM 模块，即 GPGPU）精准对应供电，保障其稳定运行。随 着技术与服务器性能升级，英伟达 GB200 服务器改用配电板（power distribution board）模块降压，GB200 服务器每个计算托盘内集成 8 千瓦 PDB 模块，由两个 4 千瓦直流-直流转换器组成，协同将 48 伏直流电高效 稳定转换为 12 伏，为元件供电。
第一阶段到第二阶段的链接：配电板从机架级母线获取 48 伏直流电，并 将其降压至适用于比安卡（Bianca）板的 12 伏直流电。在 CPU 和 GPU 各自的电压调节模块（VRM）周围设有 4 个快速锁定 12 伏直流电源连接 器和 4 个快速锁定接地（GND）电源连接器。这些 12 伏和接地电源连接 器将连接至计算托架的配电板（PDB）。配电板将 48 伏直流电精准降至适配 比安卡板运行的 12 伏直流电，传输到电压调节模块的电源连接器。
2.3. 12V 至 SoC：精准供电
第二阶段：电压调节模块（VRM）将 12 伏输入电压转换为适配 SoC 运行 所需电压。在常规的硬件架构布局中，VRM 通常被安置于承载芯片的印刷电路板（PCB）之上，以实现对芯片供电的有效管控。就现代 VRM 的内部 构造而言，其主要由三个核心部分协同构成：电容、电感以及功率级（power stage）。其中，电容用于存储及缓冲电能，接收输入电能后能以稳定速率释 放，平抑输送至处理器的电力波动，保障供电稳定连续。电感则凭借自身特 性抑制电流突变，抵抗电流尖峰脉冲，防止对处理器造成不可逆损坏，护航 处理器安全稳定运行。功率级作为 VRM 架构中的重中之重，肩负着核心 的电压转换。以常见的供电场景为例，接入 12 伏的输入电压后，功率级将 依据处理器类型启动相应的转换机制。对于中央处理器（CPU）而言，鉴于 其运行特性与功耗需求，传统上所需的供电电压范围通常处于 1.2 伏-1.8 伏 区间；而在面向 GPU、FPGA、ASIC 或是人工智能加速器等对电压有着特 殊要求的高性能芯片时，功率级则需将输入电压转换至 0.8 伏至 1.0 伏的适 配区间。
3.1. 多相 Buck 电源架构优势
多相控制器与 DrMOS 的组合已成为第二阶段最主流的供电方案。这种方 案通过多相电源的架构，能够有效满足 SoC、CPU、GPU 等芯片对大电流、 高效率和快速瞬态响应的需求。多相 Buck 电源包含控制器和 DrMOS，是 一种多路交错并联的同步 Buck 拓扑，每相 Buck 对应的半桥 MOSFET 可由 包含驱动和温度/电流检测的 DrMOS 代替。由一个控制器采集反馈的电压、 电流、温度/错误等信号，并发出各 PWM 波实现功率的闭环控制，提高了 电源的功率密度，还在同等功率下有效降低了系统的发热量。控制器可通过 特定协议的通信接口和信号指示 I/O 与系统上位机或负载处理器进行信号 交互。
DrMOS 本质上是一种采用外部脉宽调制控制器且为降压配置的电压调节 模块。与传统的降压式 DC-DC 转换器不同的是，DrMOS 将 MOSFET 驱动 器与功率 FET 直接集成在芯片上。按照英特尔的规范，在现代应用中，这 些芯片组的封装大多固定为 5mm×5mm，这使得电压调节模块能够被放置 在距离负载更近的位置。这两个功率级部件的集成以及与负载的接近，减少 了寄生元件和传导损耗，使得在优化的多相拓扑结构中，效率可提升至 95% 以上。在工作原理上，外部脉冲宽度调制控制器产生特定占空比的脉冲信号， 该信号被传输至 DrMOS 内部的 MOSFET 驱动器，MOSFET 驱动器依据 此信号精准地控制功率 FET 的导通和关断时间。当功率 FET 导通时，电流 从输入电源流向负载，使负载电压上升；当功率 FET 关断时，负载通过续 流回路放电，负载电压下降。通过不断调整 PWM 信号的占空比，持续调 节功率 FET 的工作状态，从而实现对负载电压的精确调控，确保为负载提 供稳定且符合要求的供电。
3.2. 核心壁垒在 BCD 工艺
DrMOS 核心壁垒在 BCD 工艺。BCD 工艺是 1986 年由 ST 首次推出的一 种单晶片集成工艺技术，该技术在同一芯片上制作双极管 Bipolar，CMOS 和 DMOS 器件，大大减小了芯片的面积。BCD 工艺充分发挥了 Bipolar 驱 动能力、CMOS 高集成度和低功耗、DMOS 高压大电流通流能力的优势。 其中，DMOS 是提升功率和集成度的关键。随着集成电路工艺的进一步发 展，BCD 工艺已经成为 PMIC 的主流制造技术。DrMOS 的性能优势得益 于 BCD 工艺， BCD 工艺中 DMOS 器件的特性，使 DrMOS 具有低导通 电阻和开关损耗，能够在开关模式下工作，功耗极低。此外，BCD 工艺减 少了组件数量和内部互连长度，有助于 DrMOS 降低寄生电感，减少电磁干 扰，提升稳定性。
BCD 未形成统一工艺标准，各厂家将自己研发的 BCD 工艺视为核心竞争 力之一。由于不同应用场景对芯片的电压要求差异很大，如汽车电子可能需 要几百伏的高压，而消费电子中的一些芯片则只需几伏到几十伏的低压。这 使得晶圆厂难以制定统一的 BCD 工艺来满足所有需求。此外，在性能侧重 上，如在电源管理芯片中，可能更注重低功耗和高效率；而在电机驱动芯片 中，则更关注大电流驱动能力和开关速度等，不同的性能侧重导致工艺要求 不同。相关芯片大厂均在发展自己的工艺。意法半导体作为 BCD 技术的发 明者，在 BCD 工艺技 术的开发方面一直保持领先，有先进 BCD、绝缘体 上硅 BCD 和高压 BCD 等多种工艺平台。TI、ADI、安森美等也均有自己 的 BCD 工艺技术，在相关市场中占据重要地位。
3.3. 应用场景：服务器供电
DrMOS +多相在不同类型服务器上的价值量存在明显差异。（1）通用服务 器：一般用于常规的数据处理和业务运营，对电源的要求相对较低。在标准 配置中，普通服务器通常搭载两颗 CPU。鉴于 CPU 运行时对供电的特定 要求，需依据其功耗规格，精确匹配并部署多套多相电源系统。一套完整的 多相电源由一颗多相控制器和 8 至 12 颗 DrMOS 构成，通过这种配置确 保 CPU 能够获得稳定、高效的电力供应，以保障服务器的稳定运行，根据 MPS，单台通用服务器中电源管理芯片价值量约 80 美元，其中 DrMOS + 多相电源是主要组成部分。（2）AI 服务器：通常配备多颗高算力的 GPU 以 及 1-2 颗 CPU，对供电要求极高。根据英飞凌，单张 AI 加速卡上电源芯 片价值量为 50-200 美元，因此单台 AI 服务器多相电源芯片价值量相较于 通用服务器有数倍提升。
以英伟达 H100 为例，根据测算，单颗 GPU 的 Drmos+多相的用量可以达 到 50-60 美金。H100 的功耗为 700w，工作在 0.8v，由于为 CPU 与 GPU 供 电的 Drmos 基本都工作在 33A，根据电功率公式计算，一颗 GPU 需要 27 颗 Drmos，考虑到实际情况下会涉及一定的备用和冗余，按照 0.8-1 倍的备 用 Drmos 来计算，合计约 50-55 颗 Drmos，对应 5-6 颗多相。考虑一颗 DrMOS 或多相控制器的价格均为 1~2 美金（以 1 美金/颗进行测算），价值 量约为 50-60 美金。
AI 服务器渗透率持续上升，相关电源管理芯片价值量上升。根据 TrendForce 的最新研究， 2024 年整个服务器行业的总价值达到 3060 亿美元。其中，与 AI 服务器相关的行业价值估计约为 2050 亿美元，与标准服务器相关 的行业价值相比，增长更为强劲。展望 2025 年，由于需求持续旺盛且产品 平均售价较高，预计 AI 服务器细分市场的价值将升至 2980 亿美元。此 外，预计 2025 年 AI 服务器将占整个服务器行业总价值的 70% 以上。
3.4. 应用场景：PC 供电
大模型本地部署兴起，对 PC 硬件提出了较高要求。尤其是对于大模型版 本，需要强大的 GPU 支持和足够的内存与存储空间。随着用户对更大模型 的需求增加，PC 硬件的升级将成为必然趋势，以确保模型能够高效运行并 发挥其最佳性能。
PC 硬件升级带来了功耗成倍增长，供电芯片价值量亦将成倍增长。普通办 公 PC 以日常办公应用为主，硬件配置相对基础，运行常规办公软件时， 功耗通常稳定在 15 - 30W，如联想小新在轻度使用时功耗 20-35W。游戏本 为满足大型 3A 游戏、专业图形渲染等高负载任务需求，通常配备高性能 处理器和独立显卡，例如联想拯救者 Y9000P 2024 在运行大型游戏时，功 耗可达 180 - 210W 甚至更高，相比普通办公 PC，功耗呈数倍增长。功耗 的大幅提升对电脑供电系统提出更高要求。供电芯片作为保障硬件稳定供 电的关键部件，需具备更强的功率处理能力，以实现精准的电能调控，其价 值量成倍增长。
随着大模型本地部署推动电脑配置升级需求，高配置 PC 出货占比有望持 续上升。目前具备独立显卡的高配置游戏 PC 出货量占 PC 整体比重仍处 于较低水平，2020-2023 年间占比在 12.7% - 17.96% 之间，2024 年占比达 到 26.37%。随着大模型本地部署的推进，其对电脑配置的要求显著提升， 将有力带动具备独立显卡的高配置游戏本电脑的销量增长，未来游戏 PC 出货占比有望持续上升。
（本文仅供参考，不代表我们的任何投资建议。如需使用相关信息，请参阅报告原文。）
