（一）传统封装面临瓶颈，先进封装成为破局关键
当下，AI 算力需求的增长速度，已经超越了芯片产业长期依赖的底层物理定律。 以 ChatGPT 为代表的生成式 AI 推动模型参数量进入万亿时代，其训练与推理所 驱动的算力需求呈超指数级增长，约每 3-4 个月翻一番，远超传统摩尔定律所定 义的硬件性能提升周期约为每 18-24 个月翻一番。
AI 算力需求以超越摩尔定律的速度膨胀，直接将系统性能瓶颈从单一的计算单元 转移至数据存储与搬运环节，传统芯片封装技术面临系统性瓶颈。大模型训练与 推理的海量参数访问特性，使得内存带宽与通信延迟取代了单纯的峰值算力，成 为制约实际性能的关键短板，迫使芯片设计从追求单个计算核心的峰值性能，转 向对计算、存储、互连进行一体化设计的系统重构。传统封装技术在应对 AI 算力 需求时，主要面临三大根本性物理与工程瓶颈，即“容量墙”、“带宽墙”与“成 本墙”。
先进封装在继承传统功能的基础上，通过倒装芯片、晶圆级封装、2.5D/3D 集成 等技术路径，核心实现了高密度互连与异构集成，极大地缩短了芯片间互连距离， 提升了系统带宽与能效，并允许将不同工艺、不同功能的芯粒在封装层级进行灵 活组合，从而在系统层面优化性能、成本和功能多样性。
（二）算力需求指数级增长，CoWoS 先进封装供不应求
自 2025 年下半年以来，由 AI 与 HPC 驱动的算力需求持续爆发，致使以台积电 CoWoS 为代表的先进封装产能陷入长期短缺。尽管台积电正积极扩产，但其增速 仍难以匹配来自英伟达、AMD 及谷歌、特斯拉等科技巨头多元化 AI 芯片的强劲 需求，供不应求已成为当前市场的结构性特征。 这一供需矛盾的根本，在于其与高端 AI 芯片形成了强绑定关系。为满足大模型训 练的巨量内存带宽需求，高端 AI 芯片普遍依赖集成高带宽内存，而 HBM 本身作为 3D 堆叠的产物，其与 GPU 等计算芯粒实现高速互联的主流关键技术路径，正 是通过 2.5D 硅中介层或类似的高密度互连方案来实现，使得每一颗高端 AI 芯片 的产出，都直接转化为对 2.5D/3D 封装产能的刚性需求。
在 AI 算力需求与芯片架构变革的双重驱动下，先进封装技术，特别是 2.5D/3D 封 装，推动整个产业进入高速增长的黄金发展期。Yole 集团最新数据显示，2024 年 全球先进封装市场规模约为 460 亿美元，同比增长 19%，预计将以 9.5%的年复 合增长率持续增长，到 2030 年超过 794 亿美元。在 AI、高性能计算等应用驱动 下，2.5D 与 3D 互连类先进封装细分市场预计将保持高速增长，2023–2029 年 CAGR 约为 37%，明显高于整体封装市场增速水平。
全球先进封装技术逐步成熟，呈现显著的技术与生态分层竞争格局。高端市场， 特别是高 I/O 密度>1000 I/O/mm² 领域，由台积电、三星和英特尔三大集设计与 制造于一身的巨头主导。中密度 100-1000 I/O/mm²的先进封装市场则主要由专业的外包封测厂商参与，包括日月光、安靠以及中国的长电科技等。在低密度领域， 则由众多传统封装厂商提供服务。
当前，产能紧缺与技术高壁垒正成为产业面临的双重挑战，同时也为具备技术突 破和快速产能响应能力的厂商，提供了明确的战略机遇窗口。以长电科技、通富 微电、盛合晶微为代表的中国厂商，已在 2.5D/3D 集成、Chiplet 等关键技术方向 实现阶段性突破，并完成部分客户导入与验证，相关产能正在逐步释放，有望在 国产算力芯片供应链中承担更重要的封装环节角色。
（三）封装架构持续演进，CoWoS-L 成高集成度新方向
先进封装并非单一技术，而是指超越传统打线键合，能够实现更高性能、更高集 成度与更小体积的一系列封装方案总称。从技术架构上，主要分为 2.5D 封装和 3D 封装两大路径。2.5D 封装的核心在于使用硅中介层作为“互联基板”，将芯片平 铺其上并通过层内高密度布线实现高水平互连，是当前整合 HBM 与 GPU 的主流 方案；而 3D 封装则追求垂直方向的极致集成，通过硅通孔或混合键合等技术将 芯片像楼层一样直接堆叠并实现电性直连，从而实现更短距离、更高带宽的立体 集成，是未来存算一体等先进架构的终极方向。
随着 AI 芯片算力规模与系统复杂度持续提升，2.5D 先进封装正从以完整硅中介 层为核心的 CoWoS-S 架构，逐步演进至“局部硅中介层+有机基板+RDL”相结 合的 CoWoS-L 架构，其核心驱动力是满足更大规模、更高复杂度 Chiplet 系统的 集成需求。 CoWoS 在 2.5D 中，根据不同的中阶层，也可以分为 CoWoS-S、CoWoS-R 和 CoWoS-L。CoWoS-S 作为高性能基石，它采用完整的硅中介层，提供目前最高 的互连密度和带宽，并集成深沟槽电容优化供电。它适合对性能有极致要求、集 成规模明确的高端芯片，但中介层尺寸受光罩限制。CoWoS-R 主打灵活性与扩 展性，用有机重布线层替代硅中介层，材料更具弹性，能更好地缓冲热应力，并 允许封装尺寸灵活扩大，适合需要集成大量芯粒或尺寸特殊的复杂系统。CoWoSL 创新地结合了局部硅桥和全局有机基板，在接近 CoWoS-S 性能的同时，实现 了更大的封装面积和更优的成本控制，是未来多芯粒集成的理想选择。
当前，CoWoS-S 为高端 AI 芯片的主流量产方案，其通过完整硅中介层实现 GPU/ 加速器与 HBM 之间的超高密度互连，在带宽、延迟和信号完整性方面具备显著 优势，但随着芯片尺寸和 HBM 堆叠数量持续增加，整片硅中介层在尺寸、良率与 成本上的约束日益突出。一方面，硅中介层尺寸受限自身的光罩尺寸极限，限制 了可集成 Chiplet 数量与尺寸，难以支撑未来万亿参数 AI 模型所需的极致算力密 度，另一方面，大尺寸硅中介层良率下降明显，制造成本快速上升，逐渐成为系 统扩展的瓶颈。 因此，行业趋势逐渐向 CoWoS-L 转移，该方案以大尺寸有机基板作为承载主体， 仅在 GPU 与 HBM 等关键高带宽区域引入局部硅中介层或硅桥，其余区域通过高 密度 RDL 实现互连，在保持核心互连性能的同时，显著提升了可封装面积与系统 扩展能力，并在整体成本与良率方面更具可持续性，已成为面向下一代超大规模 AIChiplet 系统的重要发展方向。 进一步展望，行业已开启更远期的中介层替代技术探索，CoPoS 与 CoWoP 两大 路线成为下一代先进封装的核心研发方向。 CoPoS 采用化圆为方的设计思路，将传统 CoWoS 的圆形硅中介层替换为矩形面 板，通过面板级封装形式大幅提升单位面积利用率与量产效率，芯片经面板排列 整合后，再通过封装制程连接至底层载板实现多芯片集成，但其技术挑战集中于 面板翘曲度控制，且散热效能受 ABF 基板特性限制，需配套额外散热方案以满足 高功率芯片需求。 CoWoP 则通过精简封装路径实现突破，摒弃传统 ABF 基板，将芯片与中介层直 接搭载于高精度 PCB 板上，不仅缩短信号传输路径以优化电性能，更依托大面积PCB 板的特性提升散热效率，该技术中高精度 PCB 制造成为其规模化落地的核 心瓶颈。
从产业跟进情况来看，国内先进封装厂商已同步展开类似 CoWoS-L 路线的技术 布局。以长电科技的 XDFOI、通富微电的大尺寸 2.5D/高密度 RDL 平台为代表， 国内厂商正围绕局部硅中介层、扇出型布线与 Chiplet 系统集成等关键方向推进 量产能力建设，目标是支撑未来更大规模、更复杂的国产算力芯片集成需求。
（一）外部限制持续加码，国产替代逐渐演变为必选项
当前，全球半导体产业的外部环境持续收紧。以美国为首的发达国家正通过立法 与行政手段，系统性地构建技术管制体系，对我国获取和发展先进算力构成了多 层次的直接压力。 具体而言，从高端 GPU/AI 加速卡的获取受限，到先进 EDA 工具与制造设备引进 难度的增加，外部措施对产业链的影响日趋广泛。这已对包括先进封装在内的全 链条构成了系统性压力，使国内产业在向更高技术节点演进时，需应对更复杂的 供应链风险。
国际间对于关键技术的贸易政策持续调整，使得构建自主可控的算力体系，已从 基于性价比的“市场选项”彻底转变为保障产业安全与数字主权的战略必选路径。 这不仅要求芯片本身的自主设计能力，更意味着必须同步构建与之匹配的国产先 进封装产能与工艺。先进封装作为释放芯片性能、实现系统集成的关键一环，其 本土化能力直接决定了国产高端芯片能否实现预期性能并可靠交付。
（二）下游需求与资本开支共振，构筑强大内需基本盘
在外部压力倒逼国产替代的同时，国内市场需求侧与制造供给侧正同步发力，形 成了驱动国产先进封装产业发展的强劲内循环。下游云厂商的巨额资本开支，与 国内半导体制造产能的快速扩张相呼应，共同构筑了确定性强且规模庞大的本土 市场基础。 中国超大规模云服务商采用的多芯片策略，正在将本土 AI 云领域的发展叙事，从 单纯依赖海外供应，重塑为基于供应链自主可控的复合增长新范式。在难以稳定 获取英伟达等海外高端 AI 芯片的背景下，中国主要云厂商已纷纷转向国内芯片供 应商，这一供应链的转变为本土算力产业注入了核心动能。根据 AI 产业链研究消 息，高盛 2025 年 10 月 12 日发布的研究报告预测在未来 2025-2027 年，腾讯、 字节跳动和阿里巴巴的资本开支总和预计将达到惊人的 1.418 万亿元人民币，其 中腾讯预计投入 3460 亿元，字节跳动预计投入 6120 亿元，阿里巴巴预计投入 4600 亿元。
具体而言，这类复杂设计必须通过 2.5D/3D、Chiplet 等高密度先进封装方案，才 能解决内存墙、互连带宽与散热等核心瓶颈，将多个计算单元、HBM 存储等在系 统层面集成为一颗可高效工作的芯片。在当前构建自主可控供应链的背景下，国 内算力芯片从设计成功到稳定量产交付及持续性能迭代，每一步都离不开本土先 进封装能力的同步支撑与协同升级，倒逼国内封测厂商加速其在超大尺寸中介层 加工、高精度键合、多物理场协同设计等尖端技术上的攻关与产能建设，从而推 动国内先进封装产业从配套环节向决定系统性能的关键核心环节加速演进。 在云厂商巨量需求牵引先进封装的同时，国内晶圆制造厂的技术也在同步快速推 进。技术方面，中系 Fab 在主流消费级（28nm-14nm）和高性能计算（7nm-5nm） 领域加速突破，与国际厂商的技术代差从两代以上缩小至一代左右。中芯国际已 经实现 14nmFinFET 量产，并在 28nm–14nm 区间持续优化良率与工艺一致性， 同时推进更先进节点的工程化验证，为云计算及高性能应用提供前道支撑；联华 电子聚焦 28/22nm 及以上节点，通过在台南、新加坡与厦门等厂区扩充产能，强 化在通信、IoT 与车用芯片等领域的成熟先进制程供给能力；华虹集团则以差异化 工艺为核心，在 eNVM、功率器件、模拟与射频等平台持续深化布局，其中上海 华力已实现 28/22nm 逻辑工艺规模化量产，补齐国内中端逻辑制造能力。
这一制造结构决定了，中国算力产业的发展路径并非依赖单一先进制程的线性微 缩，而更适合通过 Chiplet 与先进封装实现系统级性能跃升。大量成熟制程与特色 工艺产线，为多芯片异质集成提供了丰富的工艺组合空间；而先进逻辑制程在可 用但稀缺的约束下，进一步强化了通过 2.5D/3D 封装整合计算、存储与功能芯粒 的现实必要性。总体来看，中国 fab 端已在制造能力层面，为先进封装在国产算 力体系中的落地应用奠定了关键前提。
（三）从算力供给能力到先进封装需求兑现路径
先进封装需求的加速释放，并非单纯由政策或需求端推动，而是建立在制造端工 艺能力逐步夯实与设计端算力芯片性能显著提升两方面供给条件之上。随着国产 算力体系在可制造性与可用性能层面同步改善，先进封装正从可选项转变为必选 项。 在制造端，以中芯国际南方基地为核心的先进逻辑制程能力取得关键进展，为 Chiplet 与先进封装的系统级应用奠定了实质性工艺基础。中芯南方 SN2 工厂建 设正在规划中，计划新增 3.5 万片/月，中芯北方 B2 工厂目前正在扩建中，现有 产能 6.2 万片/月，扩建后 10 万片/月，中芯东方工目前正在建设中，三阶段产能 规划共 10 万片/月。在此背景下，通过先进封装将多个基于此类成熟、可控工艺 的芯粒进行异构集成，成为在既定制造条件下实现系统级算力跃升的可行且高效 的路径。
（本文仅供参考，不代表我们的任何投资建议。如需使用相关信息，请参阅报告原文。）
