华为“韬定律”如何突破摩尔定律瓶颈并重塑AI芯片发展路径？

华为提出的“韬（τ）定律”是在摩尔定律于7nm节点后逐渐失效、光刻工具接近物理极限的背景下，为解决芯片发展瓶颈而提出的新路径。其核心思想是用“时间缩放”替代传统的“几何缩放”，虽然几何缩放本身也实现了时间缩放，但两者结合可达到广义统一。τ可分解为晶体管、电路、芯片、系统四个优化层面，不同设备优化进度差异显著，如AI工作负载每年可优化10倍。 在手机芯片方面，τ缩放的核心是芯片。华为借助逻辑折叠开启手机芯片的τ缩放，通过局部关键路径折叠，将晶体管密度从155 MTr/mm²提升至238 MTr/mm²，核心频率从2.75GHz提升至3.1GHz，这是过去需3年几何级数扩展才能实现的效果。未来10年，逻辑折叠有望从局部扩展到全规模多层折叠，预计2031年高端芯片晶体管密度将达到1.4nm等效水平，且成本降低30%。 在智算中心AI芯片方面，由于算力瓶颈更多呈现在数据传输中，华为通过系统架构（统一总线）、近封装光学引擎（Hi-ONE）及封装拓扑重组（3D折叠）三个层面提升。3D折叠将改变传统2.5D布局，将逻辑芯片迁移至垂直表面形成垂直集成堆叠，约在2030年昇腾990将把逻辑折叠引入AI芯片，3D折叠将成为2035年前智算中心τ缩放的主要载体，预计2026-2035年硬件集成度提升超100倍。 该定律对产业链的影响包括：1. AI算力中数据传输与计算同等重要，逻辑和内存将从解耦走向融合，内存和封装供应商影响力提升；2. 逻辑堆叠要求EDA将多个堆叠芯片视为单一实体，τ原生EDA工具将成为未来10年重要赋能工具；3. 产业重心不再始终集中在光刻技术前沿，封装、内存带宽、架构设计拥有战略地位。