高速互联协议与硬件:AI算力架构中的五层互联体系与国产替代机遇

  • 来源:国海证券
  • 发布时间:2026/07/30
  • 浏览次数:22
  • 举报
相关深度报告REPORTS

计算机行业深度报告:高速互联协议与硬件,从“配套件”到“第二算力”——AI算力“卖水人”专题系列(10).pdf

研究背景与目的本报告为AI算力"卖水人"专题系列第十篇,系统解决计算机高速互联的五个层级划分及不同企业所处层级定位问题,分析从"配套件"向"第二算力"演进的技术路径与市场机遇。核心内容框架报告构建五层互联体系:第一层片上网络NoC,解决芯片内部数据调度,涉及Arteris、Arm等IP厂商;第二层封装内Chiplet互联,涵盖台积电SoIC、英特尔Foveros/EMIB、UCIe协议及英伟达NV-HBI、AMDInfinityFabric等定制方案;第三层PCIe/CXL,PCIe作为服务器内部I/O底座,Retimer与Switch为关键组件,CXL面向内存扩展与资源组合;第四层Scale...

一、芯片内部互联:片上网络NoC的架构演进

片上网络(NoC)技术作为连接复杂SoC中处理元件、存储器和外设的通信结构,正逐步替代传统分层总线和交叉开关方案。随着半导体节点缩小与IP模块集成度提升,传统互联方式面临路由拥堵、时序挑战及服务质量限制等问题。NoC采用基于分组的通信机制,通过路由节点实现终端间流量传输,并集成跨时钟域处理、时钟门控、位宽匹配等功能以降低设计复杂度。当前,芯片大厂在自研NoC架构的同时,亦与外部厂商展开合作,如Arteris向AMD授权FlexGen NoC互连IP用于下一代AI芯片组设计。Arm推出的Neoverse CMN-700相干网格网络则针对Armv9处理器、多芯片配置及CXL附加设备进行了优化,可根据不同算力场景实现差异化性能定制。

二、封装内互联:Chiplet技术与异构集成路径

Chiplet技术通过先进封装方法将不同工艺或功能的芯片进行异质集成,其核心在于"先分后合"——先将单芯片功能块拆分,再通过封装模块集成为大芯片。该技术具备模块化拆分、灵活复用、多核集成及成本优化等优势。台积电SoIC技术采用超高密度垂直堆叠,实现高性能、低功耗及最小RLC特性,可将同构和异构芯片集成至单一类SoC芯片中。英特尔则提供EMIB 2.5D、Foveros-S 2.5D、Foveros Direct 3D及EMIB 3.5D等多样化封装方案,并推动UCIe行业标准。UCIe规范定义了物理层、Die-to-Die适配器层及协议层的完整协议栈,UCIe 3.0已支持48 GT/s和64 GT/s数据速率。英伟达NV-HBI作为定制die-to-die互连技术,峰值带宽可达10TB/s,实现统一计算域、完全一致性及硅片面积利用率最大化。AMD Infinity Fabric则通过3D封装技术连接加速器复合芯片、I/O芯片及HBM堆栈,在MI300A APU中实现小芯片级延迟和接口吞吐量。

三、服务器内部互联:PCIe底座与CXL内存扩展

PCIe作为服务器内部外设连接底座,其分层架构涵盖物理层、数据链路层、交易层及应用层。随着PCIe速率从5.0的32GT/s提升至6.0的64GT/s,信号完整性挑战加剧,Retimer芯片成为重置插入损耗与抖动预算的关键组件,在AI服务器中确保CPU与GPU、GPU与GPU之间的链路完整性。PCIe Switch则可将Host端口扩展至大量I/O设备或其他子系统,与Retimer在协议栈完整性上形成明确区分。CXL基于PCIe协议,专为CPU与外围设备高速数据通信设计,通过内存共享和扩展提升系统性能。CXL 3.0引入的内存共享概念允许多主机通过硬件一致性同时访问给定内存区域,无需软件协调。在HPC和AI场景中,CXL内存扩展可显著提升只读带宽和混合读写带宽,并为AI推理中的KV Cache存储提供高性能层级,实现高效的GPU卸载、吞吐量提升及基础设施成本降低。

四、GPU域内互联:Scale-Up架构的技术分化

Scale-Up互连架构旨在将多个GPU无缝连接为统一计算系统,需具备低延迟、高带宽及原生内存语义等关键特性。英伟达NVLink/Switch为自有协议,NVLink 6通过双向SerDes技术在相同铜缆数量上实现带宽翻倍,下一代Kyber机架需72颗NVLink 7交换芯片连接144块GPU。华为CloudMatrix采用统一总线(UB)网络,支持TP/EP可扩展通信、灵活资源组合及内存类存储功能。AMD XGMI基于Infinity Fabric技术构建跨GPU的相干内存空间,MI300X通过七条高带宽链路构建完全连接的8-GPU系统。AWS Trainium3采用NeuronLink互联,基于PCIe交换机架构实现芯片间全对全连接,覆盖服务器内、机架内及机架间三层连接。UALink作为开放架构标准,支持最多1024个加速器的Scale-Up Pod,通过交换机实现直接load/store访问模型。Astera Labs Scorpio X系列则面向超大规模企业定制协议,集成网络内计算、超播技术及光连接性等功能。

五、数据中心互联:Scale-Out网络的技术路线与市场竞争

Scale-Out将数据中心内服务器连接为覆盖数千至数十万GPU的大型集群,与Scale-Up解决不同层面的互联问题。以太网作为通用网络基座,通过聚合通道、提高位速率及增加每波特传输数三种方式提升总吞吐量。RoCE在以太网上优化RDMA传输效率,UET则作为新一代AI/HPC版以太网传输层,为专用AI训练集群、云AI/HPC及大规模HPC提供统一服务。InfiniBand凭借超低延迟成为高端集群的主流选择,目前最高链路速度可达800Gb/s。数据中心以太网交换机市场高速成长,800G产品占比快速提升。国内盛科通信定位中高端产品线,覆盖100Gbps-25.6Tbps交换容量及100M-800G端口速率;博通Tomahawk 6单芯片提供102.4Tb/s带宽,Jericho3-AI面向大规模AI Fabric;Marvell Teralynx T100采用3nm工艺,支持102.4Tbps及多种封装配置。

六、互联芯片市场前景与产业投资逻辑

AI时代计算机高速互联网络需求持续增长,AI服务器超节点中互联速率持续提升。PCIe互连芯片市场已进入高速增长期,预计2030年达到数十亿美元规模,年复合增长率超过20%。CXL互连芯片尚处商业化初期,预计未来几年将迎来爆发式增长,年均复合增长率高达170%。中国在全球市场中占比持续提升,预计2030年将占30%以上份额。随着国内外AI超节点和相关企业对于互联架构的不断升级,本土高速互联芯片企业面临重要发展机遇,涵盖Switch、AI处理器、超节点OEM、服务器组件、算力租赁及数据中心等多个环节。

编辑:流星雨
  • 热门文档
  • 热门文章
  • 本年热门
  • 本季热门
  • 本月热门
  • 本年热门
  • 本季热门
  • 本月热门
分享至