2026年电子行业AI系列之国产算力：2026关注1_N放量

算力芯片：GPU vs ASIC

GPU与ASIC是算力两大支柱

GPU芯片与ASIC芯片是算力解决方案的两大支柱：AI芯片在人工智能的算法和应用上做针对性设计，可高效处理人工智能应用的计算任务（其他非计算任务仍由CPU负责）。当前主流的AI芯片分为三类——GPU、FPGA、ASIC，GPU、FPGA均是前期较为成熟的芯片架构，属于通用型芯片，其中GPU并行计算能力强，在AI训练和推理场景应用最多，ASIC属于为AI特定场景定制的芯片，具有较佳的性能和能效比，和GPU构成目前AI芯片的两大核心。

GPU适用于AI计算，相比于传统GPU主要执行图形之外的通用计算任务，利用GPU的并行计算优势，加速科学计算、大数据分析、深度学习等领域，尤其在大规模并行计算时，比传统CPU更为高效。

ASIC芯片适用于推理：ASIC芯片设计目的是高效处理特定算法，通过针对特定任务进行硬件优化，其能够最大限度利用硬件资源实现高性能计算，同时保持极低功耗，因此ASIC芯片在AI推理等任务中表现出色。

GPU：专为AI计算优化设计

GPU专为通用并行计算任务设计，具有高度并行性、高内存带宽与多级缓存的特征：1）高度并行性：拥有大量并行计算单元，多条流水线可在单一控制部件的集中控制下运行；2）高内存带宽：通常集成高速的GDDR或HBM显存颗粒，提供高访存带宽以处理数据密集型运算；3）多级缓存：包括全局内存、共享内存、寄存器等，大幅提高数据访问效率、降低延迟。

GPU广泛应用于AI计算、深度学习训练等领域：GPU主要进行非图形相关程序的运算，如科学模拟、数据分析、机器学习、高性能计算，广泛应用于科学计算、深度学习训练等场景。

相较于NPU、TPU等AI芯片，GPGPU通用性更强、生态壁垒和开发难度更低：GPGPU采用SIMT架构可实现“开箱即用”，NPU/TPU仍沿用传统SIMD架构，需手动编排流水线，时延隐藏效率远不及SIMT，导致编写高性能内核难度大、效率低，既难以实现易用性，生态完善程度也落后于GPGPU。

GPU：以NV为例，Tensor Core是核心

Tensor Core（张量核心）专为深度学习和Transformer加速设计：矩阵乘加（MMA，D=A*B+C）是深度学习训练和推理中最核心的操作，而Tensor Core作为专用张量加速单元，能以矩阵块为单位在较短时间内完成大量矩阵乘加运算，这种并行计算方式显著加快神经网络模型的训练和推断过程；同时采用混合精度计算（如用半精度FP16作为输入和输出，利用全精度FP32存储中间结果，确保计算精度的同时最大限度地提高计算效率）。

Tensor Core硬件与CUDA软件绑定构筑英伟达生态壁垒

CUDA与NVIDIA GPU的Tensor Core等硬件深度绑定，CUDA-X库（cuBLAS、cuDNN、TensorRT）针对自身硬件做极致优化，TensorCore硬件迭代会同步更新CUDA特性，形成“硬件强→软件优→应用好”的正向循环，建立并巩固其生态壁垒。在深度学习训练中，TensorCore专门针对矩阵乘加运算进行硬件加速，而CUDA则负责将矩阵运算任务合理地分配到Tensor Core上执行，两者紧密配合大幅提升了英伟达GPU产品性能及应用模型的训练效率；随着Tensor Core的持续迭代，CUDA也在不断更新以充分发挥硬件性能（最新一代CUDA已升级至13.1），这种硬件与软件的深度融合和协同创新，形成“性能提升→更多应用→更多开发者→更多优化→更高性能”的良性循环，并构筑英伟达的生态壁垒。

ASIC：专业的AI定制芯片

相较于GPU，ASIC芯片在业务逻辑确定且需求量较大的场景下具备高能效、低功耗、降成本的优势。以英伟达GPU芯片和美国四大云商自研ASIC芯片对比为例，1） 功耗方面：ASIC芯片功耗明显低于GPU芯片，谷歌最新发布的TPU v7功耗约为GB200的35.5%；2）能效方面：虽然ASIC与GPU在算力水平上仍存在一定差距，谷歌TPU v7算力约GB200的46.1%，但结合功耗后其能效比优于GB200（较GB200能效比提高26.3%），亚马逊及其他云商ASIC芯片能效比较英伟达系列芯片均处在较优水平；3）成本方面：云商通过设计服务厂商自研ASIC芯片相较于直接外采英伟达GPU芯片可以明显降低成本，几大龙头ASIC设计厂商（ Broadcom 、Marvell）产品平均销售价格约5000-6500美金，较GPU芯片降本50%-60%，同时由于ASIC定制化的特点，随着需求提升、其规模效应有望提高，成本优势更加凸显。

国产算力芯片代表厂商：华为

华为昇腾NPU芯片基础架构：核心单元为达芬奇AI Core。华为昇腾芯片采用自研达芬奇架构，主要包括达芬奇AI Core（核心计算单元，类似于谷歌TPU里的Tensor Core）、DMA和HBM（存储，其中DMA实现数据并行搬运）、TS Subsys（调度器，接收CPU指令并分配任务）、NOC通信总线（进行数据搬运拷贝）。

达芬奇AI Core内部包括矩阵计算单元、存储系统、控制单元（调度相关）和总线（通信）四大模块。1）计算单元：包括矩阵计算、向量计算和标量计算；2）存储系统：包括存储控制单元（直接访问AI Core外缓存，如L2/HBM等）、输入/输出缓冲区（暂存需频繁复用数据及计算中间结果，减少数据访问频次，提升效率并节省功耗）和专用/通用寄存器；3）控制单元：控制任务块的执行进程，发射指令至对应的执行队列，同时通过事件同步模块控制每条流水线的执行状态；4）指令总线：帮助控制单元（调度器）发射指令。

国产趋势一：算力自主可控是确定方向

GPGPU中国市场远期超万亿

中国AI智算GPU市场超万亿。据摩尔线程招股书，中国AI智算GPU的市场规模从2020年的142.86亿元迅速增至2024年的996.72亿元，期间年均复合增长率高达62.5%。未来，随着AI不断发展，对算力的需求预计将呈现指数级增长，根据弗若斯特沙利文预测，到2029年，我国AI智算GPU市场规模将达到10,333.40亿元，期间年均复合增长率为56.7%。此外，桌面级产品的市场规模未来也将保持稳定增长，从2020年的241.91亿元增至2024年的641.45亿元，预计2029年将进一步增至3,302.38亿元。

在中国AI智算GPU市场中，数据中心GPU产品是过去增速最快的细分市场，其市场规模从2020年的82.00亿元以70.1%的年均复合增长率，快速增长至2024年的687.2亿元，预计未来还将以年均复合增长率55.7%的高增速增长至2029年的6639.2亿元。

打破英伟达垄断，国产替代释放巨大弹性

GPU全球市场英伟达占据超80%份额、AMD占据20%：经过多年竞争与发展，全球GPU市场头部化现象显著，整体呈寡头垄断格局，英伟达（NVIDIA）和超威半导体（AMD）两家国外领先厂商基本分割了全球市场。据Jon Peddie Research数据，GPU市场呈现“一超一强”格局，其中英伟达一家独大，近年来持续维持超80%的市场份额，AMD则占据剩余近20%的市场份额。

美国芯片出口管制及国内政策等因素推动国产AI芯片自上而下替代，有望释放巨大弹性：近年来，受到美国高性能AI芯片出口管制与国内政策推动等因素影响，海外厂商在中国市场的份额呈明显下降趋势，国产AI芯片公司迎来黄金发展期，以不同技术路径切入市场。GPU领域，代表厂商除英伟达、AMD外，还包括国内公司海光信息、景嘉微、摩尔线程、沐曦股份、天数智芯、壁仞科技等；采用其他技术路线（ASIC）的AI芯片国内公司包括寒武纪、华为海思、昆仑芯、平头哥、燧原科技等。据Bernstein Research数据，英伟达和AMD24年在中国AI芯片市场中分别占据66%、5%的市场份额，华为海思市占率约23%，沐曦市占率约1%。

国产趋势二：大厂自研芯片是必经之路

ASIC供应链产业图谱

ASIC厂商可分为互联网云厂和定制服务商：互联网云厂由过去外采GPU芯片逐渐转向自研ASIC，ASIC芯片设计制造涉及前道和后道两个部分，1）前道：主要包括芯片架构和逻辑设计等，可能内部全自研也可能和定制服务商合作；2）后道：主要包括流片、制造和封测环节，云厂商芯片制造能力有限，通常交由定制服务商完成流片和代工。国际主要ASIC设计服务商包括博通、Marvell、MTK、GUC等，国内主要有芯原股份、翱捷科技、灿芯股份等；其中博通和Marvell份额最大，海外CSPs自研 AI ASIC时，多选择与两者合作。

ASIC具体设计制造模式

芯片生产整体可分为设计—制造—封测三大环节——1）设计：可分为前端/后端设计，其中前端设计包括需求/系统架构和功能/逻辑设计，后端设计包括物理设计和验证；2）制造：包括晶圆厂流片和代工； 3）封测：包括封装测试和量产。设计部分属于前道工艺，云厂商与定制服务商合作开展，流片、制造与封装环节属于后道工艺（backup），云厂商交由定制服务商完成流片测试。

国产趋势三：芯片逐渐由单卡走向系统集成

超节点将成为AI时代的核心计算单元

超节点部署已成为AI时代的大势所趋，超节点服务器是实现推理收益最高的最优解，在当前工作负载（尤其是推理）上实现最高投资回报率ROI。在AI大模型训推算力需求激增背景下，传统分布式集群在通信效率、资源聚合能力上具有局限性，超节点凭借超高带宽互联、内存统一编址等技术特征及大规模灵活组网、高可靠运行等系统优势，逐渐成为AI时代的核心计算单元。

技术层面，超节点能提供大带宽、低时延的互联能力，有效解决传统算力集群的性能瓶颈。超节点通过芯片级高速互联与内存统一编址，从单台服务器扩展到整机柜以及跨机柜的大规模集群，超节点域内可达百GB/s级通信带宽、百纳秒级时延、TB级超大内存，打破了长期制约系统规模扩展的跨芯片通信瓶颈；且超节点紧密耦合的架构实现了更高的硬件集成度，算力密度提升，大幅降低通信开销并提高算力利用率（MFU），从而实现系统性能的突破。

编辑：火腿肠