2025年半导体先进封装系列专题报告：传统工艺升级与先进技术增量，争设备之滔滔不绝

先进封装：尖端先进封装需求持续增长，AI相关仍为主要驱动

先进封装规模：29年有望达800亿美元，2.5D/3D增长最为迅速

根据Yole数据，先进封装市场规模有望从2023年的390亿美元攀升至2029年的800亿美元，其复合年增长率可达12.7%。由于2023年半导体行业表现较为疲软，先进封装市场受到波及，市场规模同比下降3.5%。得益于生成式人工智能和高性能计算（HPC）这两大长期趋势有力推动，叠加移动和消费市场回暖以及汽车先进封装解决方案的拓展，将为先进封装市场规模增长注入动力。在先进市的细分领域中，凭借新技术的广泛应用以及其提供的高价值解决方案，2.5D/3D封装有望在未来五年内以20.9%的增速脱颖而出，或成为推动整个市场发展关键力量。

先进封装出货量：29年有望达976亿颗，WLCSP/SiP/FCCSP等出货量领先

根据Yole数据，先进封装出货量有望从2023年的709亿颗攀升至2029年的976亿颗，其复合年增长率可达5.5%。其中，WLCSP（晶圆级芯片尺寸封装）、SiP（系统级封装）和FCCSP（倒装芯片级封装）在出货量方面处于领先地位。虽然2023年先进封装出货量下降2.9%。随着特定终端市场需求回暖以及先进封装技术的持续应用，未来几年先进封装出货量有望维持健康增长。

先进封装晶圆产量：短期以SiP/FCCSP为主，27年2.5D/3D封装有望放量

根据Yole数据，2023年至2029年期间，先进封装晶圆总产量（等效300mm）预计将以11.6%的复合年增长率持续增长。其中，SiP和FCCSP在短期内仍将占据主要市场份额；2.5D/3D技术的增长速度最为迅猛，其复合年增长率高达32.1%，主要系受益于人工智能及高性能计算的应用，促使芯片面积增大（无论是以SoC还是Chiplet的形式）。

技术路线：摩尔定律放缓加速3D IC采用

随着制程工艺推进，成本经济效益逐步降低。从成本方面来看，随着先进制程推进，芯片每平方毫米成本不断上升，但随着晶体管密度提升，同样数量晶体管所占芯片面积不断下降，故单位数量晶体管成本实际一直在下降。如英特尔14nm、10nm及7nm工艺晶体管成本有所下降，但下降幅度加速放缓。根据IBS数据，随着制程工艺推进，单位数量的晶体管成本的下降幅度在急剧降低，从16nm到10nm，每10亿颗晶体管的成本降低23.5%，而从5nm到3nm成本仅下降4%。

随着数据量呈指数级增长和商业应用扩展，摩尔定律正在放缓，客户采用通过混合键合和TCB连接的芯片，以优化每个节点的设备功能并降低成本。

基础技术：凸块/重布线层/硅通孔/混合键合构建先进封装基底

Bump ：朝着更小节距、更小直径方向不断发展

三维封装核心是芯片在垂直方向上进行堆叠，在异构集成、信 号传输、封装尺寸、散热上具有显著优势，而作为实现垂直互 连桥梁的微凸点发挥了重要作用。目前，三维系统封装技术中 微凸点互连是关键技术，其是利用在芯片上制备可润湿的微凸 点，与基板上的区域对准，并通过微互连工艺使其连接，实现 最短的电连接通路，从而大幅度提高封装密度。三维系统封装 中包含许多互连技术，其中C4可控塌陷芯片连接由于可实现基 板到中介层间的连接，在倒装芯片互连技术尤为关键。

RDL：改变IC线路接点位置

RDL是实现芯片水平方向互连关键技术，可将芯片上原来设计I/O焊盘位置通 过晶圆级金属布线工艺变换位置和排列，形成新的互连结构。 根据未来半导体披露，4层RDL已经成熟，良率已达到99%的水平，约85%的 封装需求可以通过4层RDL来满足，未来几年，布线层数从4层增加到8层以上。 头部厂商封装业务RDL L/S（线宽和线间距）将从2023/2024年的2/2μm发展 到2025/2026的1/1μm，再跨入到2027年后的0.5/0.5μm。 RDL通常涉及半加成工艺，包括电介质沉积、湿法或干法蚀刻、阻挡层和籽 晶层沉积以及镀铜。需要掩膜设备、涂胶机、溅射台、光刻机、刻蚀机以及 其他配套工艺。

TSV：在硅片上垂直穿孔并填充导电材料，实现芯片间立体互连

TSV制造的主要工艺步骤包括孔刻蚀、绝缘层沉积、扩散阻挡层/种子层沉积、导电材料填充及表面平坦化等。TSV制造可以分为两种类型，类型I是孔底部不需要直接导电连接的制造类型，类型II是孔底部需要直接导电连接的制造类型。对于孔底部需要直接导电连接的类型，在完成绝缘层沉积后，需要选择性地将孔底部绝缘层去除。

混合键合：通过金属和氧化物键合的组合来连接芯片

Hybrid Bonding是一种芯片连接技术，不同于封装中使用的主流Bump（焊料凸块）键合。混合键合通过金属（例如，铜）和氧化物键合的组合来连接芯片。其主要优点在于减少凸块间距和接触间距，从而增加相同区域内的连接密度。这反过来又可以实现更快的传输速度并降低功耗。

堆叠互联：FC/WLP/2.5D/3D四大方案助力封装技术迭代结构升维

FC Vs.引线键合：信号路径优化、散热性能提升、I/O引脚密度增加

倒装芯片（Flip Chip）技术是一种将芯片正面朝下、通过凸点（bump）直接与基板连接的封装方式。不同于引线键合的周边布线，倒装芯片采用区域阵列式分布的连接方式，大大提高互连密度，缩短了信号传输路径。倒装芯片技术也被称为倒装键合或覆晶接合。

晶圆级封装

晶圆级封装是指先在整片晶圆上同时对众多芯片进行封装、测试，最后切割成单个器件，并直接贴装到基板或PCB上，生产成本大幅降低。 由于没有引线、键合和塑胶工艺，封装无需向芯片外扩展，使得WLP的封装尺寸几乎等于芯片尺寸。

分类：WLP依据芯片/封装大小划分扇入/出

“扇（Fan）”指芯片大小。扇入型晶圆级封装（FI-WLP）：芯片大小与封装大小相同，且封装用锡球在芯片大小内；扇出型晶圆级封装（FO-WLP）：封装尺寸大于芯片尺寸且部分锡球在芯片之外。

FI-WLP具有真正裸片尺寸的显著特点，通常用于低输入/输出（I/O）数量（一般小于400）和较小裸片尺寸工艺当中；FO-WLP初始用于将独立的裸片重新组装或重新配置到晶圆工艺中，并以此为基础，通过批量处理、构建和金属化结构，Fan-Out的Bump可以长到Die外部，封装后IC也较Die面积大（1.2倍最大）。

2.5D封装：应用实例——CoWoS

CoWoS严格来说属于2.5D 先进封装技术，CoWoS封装技术主要分为CoW和oS两段。其中，CoW主要整合各种LogicIC（如CPU、GPU、AISC等）及HBM存储器等，另外，oS部分则将上述CoW以凸块（Solder Bump）等接合，封装在基板上，最后再整合到PCBA，成为服务器主机板的主要运算单元，与其他零部件如网络、储存、电源供应单元（PSU）及其他I/O等组成完整的AI 服务器系统。CoWoS由台积电主导，基于interposer（中间介质层）实现的2.5D封装技术，较MCM可提供更高互联带宽及更低互联延时，从而获得更强性能，被广泛应用于GPU芯片中。

3D封装：应用实例——HBM

与传统DRAM晶圆工艺不同，HBM在前端制程（FEOL，包 括有源器件和存储单元等功能层）完成后，增加TSV制程， 该TSV制程主要包括光刻和干刻、多种沉积镀膜技术、TSV 填孔（包括电镀和化学机械抛光 CMP）等工艺步骤。TSV 的深度是根据三维堆叠时芯片的厚度而确定的，目前通常在 20~30μm左右。完成TSV制程后，会再次进入传统DRAM 后端制程进行金属布线， 最后形成微凸点。

设备：传统工艺升级&先进技术促前道设备增量

设备：晶圆划片前融入封装工艺步骤，前道设备需求加剧

先进封装处于晶圆制造与封测中的交叉区域。先进封装要求在晶圆划片前融入封装工艺步骤，具体包括应用晶圆研磨薄化、线路重排（RDL）、凸块制作（Bumping）及三维硅通孔（TSV）等工艺技术。先进封装更多在晶圆层面上进行，采用前道制造方式来制作后道连接电路，工艺流程的相似性使得两者使用设备也大致相同，其中倒装就要采用植球、电镀、光刻、蚀刻等前道制造的工艺，2.5D/3D封装TSV技术就需要光刻机、涂胶显影设备、湿法刻蚀设备等，从而使得晶圆制造与封测前后道制程中出现中道交叉区域。

减薄机：在圆片背面采用机械或化学机械方式进行研磨

晶圆减薄抛光是为了改善热性能、适应封装需求、增加柔韧性、提高器 件性能和良率等目的而进行的。 方法：1、机械磨削：完全通过物理摩擦力去除晶圆表面的材料，通常 有砂轮磨削和研磨两种方式；2、化学机械研磨（CMP）：研磨液与要 抛光的材料先发生轻微化学反应，软化晶圆表面，再用机械研磨去除软 化的材料，达到全局平坦化的目的；3、湿法刻蚀：使用液态化学药剂 来去除晶圆表面的材料；4、干法刻蚀：使用等离子体产生的活性基团 来去除晶圆表面的材料。

减薄机：29年市场有望破13亿美元，日本厂商独占鳌头

根据未来半导体引用QYResearch数据，2022年全球晶圆减薄设备市场规模约8.3亿美元，预计到2029年增至13.2亿美元，CAGR为6.5%。减薄机复杂程度高、技术攻关难度大、市场准入门槛高，长期被国外厂商高度垄断；全球市场上的主要减薄机生产商包括日本DISCO（迪斯科）、日本TOKYO SEIMITSU（东京精密）、日本KOYO SEIKO（光洋精工）、德国G&N（纽伦堡精密机械）等，全球前三厂商占有85%的市场份额；其中日本DISCO与TOKYO SEIMITSU以出色的产品性能和满意的服务在行业中享有盛誉，2022年两家企业合计市占比已超65%，市场集中度较高。

划片机：29年市场有望破25亿美元，高端市场仍以日本为主

根据QYResearch调研显示2022年全球划片机市场规模大约为117亿元（人民币），预计2029年全球划片机市场规模将达到25.2亿美元。在高端精密划片设备领域，日本 DISCO、东京精密 ACCRETECH 占据了该领域较大的市场份额。国产半导体设备与国外产品相比在技术水平上仍有巨大差距，品牌知名度也尚缺，市场竞争能力相对薄弱，在市场中所占的份额很小，国产半导体设备的替代空间很大。

报告节选：

编辑：火腿肠