2025年电子行业深度报告：AI需求全面爆发，看好先进封装产业链机遇

1 半导体开启 AI 新纪元，先进封装重要性凸显

HPC/AI 将引领半导体市场突破万亿美元市场规模。2025 年 4 月，台积电在北美技术 研讨会中对半导体市场的未来发展进行了展望，其认为 AI 将接力 PC、互联网与智能手 机，带领半导体市场迎来新一轮强劲的增长周期。同时，台积电认为目前 AI 尚处于发展 早期，预计半导体市场规模将在 2030 年突破万亿美金，其中 HPC/AI 终端市场将占据 45%的市场份额，成为半导体市场增长的第一驱动力。

计算能效比成为 AI 强周期驱动关键，先进封装与芯片设计架构革新重要性日渐凸显。 根据台积电所展示的能效性能（EEP，Energy-Efficient Performance）曲线，台积电通过 制程升级、先进封装以及设计架构革新的多维度努力下共同实现了 EEP 在每两年能够实 现 3 倍的效能提升的成果，此曲线也是台积电认为 AI 将为半导体市场带来新一轮强劲 增长周期的重要核心因素之一。同时，台积电在会中进一步指出，鉴于台积电目前的创 新储备，EEP 的发展趋势将在未来进一步延续，为半导体市场注入增长动力。

先进封装引领行业商业模式革新，代工厂进入 Foundry 2.0 模式。台积电认为此前边界 分明的 IDM、代工厂（Foundry）以及委外封测厂（OSAT）的半导体商业范式正在出现 变化，三者之间的边界正逐渐变得模糊。随着先进封装的重要性正逐渐提升，前道的晶 体管制造必须与后端封装相结合。因此 Foundry 与 OSAT 之间的边界被进一步模糊，台 积电将这一新格局命名为 Foundry 2.0。

AI 算力芯片创新的重要推动力之一是先进制程制造和先进封装的不断升级。以 Nvidia 的产品为例，近年来其产品算力迎来快速增长，除产品设计架构的创新，芯片制造的制 程也从 N7 升级至 N4。Nvidia 最新数据中心产品 Blackwell 使用了 2 块 4 Reticle size 的 N4 芯片集成了 2000 亿个晶体管，利用先进的 CoWoS 技术将 HBM 与逻辑芯片整合，以 此带来更强的计算性能。

先进制程向 A14 发展，芯片能效性能进一步提高。台积电的先进技术路线图清晰勾勒了 未来制程演进路径：

N3：目前台积电最先进的技术平台，已在移动终端与 HPC/AI 产品实现量产。其中 N3E 已在旗舰手机以及HPC/AI 产品中实现了出色的良率并已量产；N3P则进一步提升了PPA 和密度以进一步取代 N3E，N3E 已于 24Q4 开始量产。同时，为满足不同客户需求，台 积电将在未来推出更多 N3 版本，包括用于 CPU 的 N3X、用于汽车的 N3A 和高性价比的 N3C 等。台积电预计 N3 将成为高量产、长跨度周期的制程节点，截止 2025 年 4 月， N3 已获得 70 个以上的新试流片产品数量。

N2：基于台积电首代环栅晶体管（纳米片 GAA 晶体管）技术，相比 N3E，N2 在相同功 耗下速度提升 18%、在相同速度下功耗降低 36%、逻辑密度提升 1.2 倍、芯片密度提 升超过 1.15 倍。目前 N2 已获得多个客户产品试流片，并计划于 2025H2 量产；性能更 强的 N2P 预计将于 2026H2 量产；N2X 则将基于 N2P 频率提升 10%并预计将于 2027 年量产。移动与云端客户将率先在第一年采用 N2，而 HPC/AI 客户则将会为了追求更高 的能效性能加速向 N2 迁移，台积电预计 N2 的第二年新试流片产品数量将相较于 N5 增 长近 4 倍。

A16：将在纳米片晶体管技术之上进一步采用业内最佳的背部电源传输技术 SPR（（Super Power Rail），其通过创新的背面接触技术降低 IR（（电压降）、提升逻辑密度、性能和功 耗。A16 在 SPR 技术下相较于 N2 拥有更低的 IR 及更高逻辑密度的更短线长，在相同 功耗下速度提升约 8%；同时由于更短的线长降低了互联电容，进一步使 A16 在相同速 度下功耗下降约 20%。A16 将主要针对数据中心 AI 和 HPC 产品，以满足其苛刻的信号 布线和电源传输需求，并预计将于 2026 年下半年准备量产。

A14：基于下一代纳米片技术，同时台积电将其 TSMC NanoFlex 标准单元架构发展 为 NanoFlex Pro，以实现更好的效能、能源效率和设计灵活性。A14 与 N2 相比， A14 在相同功耗下速度提升 10-15%，在相同速度下功耗降低 25-30%，逻辑密度提 升 1.23 倍，芯片密度提升 1.2 倍。A14 预计将于 2028 年量产，采用 SPR 的 A14 版 本预计将于 2029 年量产。

垂直堆叠 CFET 及 2D TMD 或将成为 A14 后技术继续升级方向。从 A14 后的芯片架构展望 来看，台积电提出了多个包括新型晶体管架构和新材料的创新解决方案：

晶体管架构方面，台积电展示了最小的 48 纳米栅极间距 CFET（互补场效应晶体管， Complementary FET）晶体管及逆变器，其展现出高达 1.2 伏特的良好平衡逆变器特性， 这一演示标志着 CFET 技术发展的重大里程碑，为未来技术扩展奠定了基础。

新材料方面，台积电宣布其在低维通道材料 2D TMD（二维过渡金属二硫化物，TwoDimensional Transition Metal Dichalcogenides）方面取得突破，可进一步实现尺寸扩展 和能量降低。在互联层面，台积电将引入新的垂直互联（Via）以降低 Via 电阻、新的有 效串联电感（ESL）以降低耦合电容以及新的铜屏障（Barrier）以降低铜线电阻。而在铜 互联之上，台积电称其将采用拥有空气缝隙的新金属材料以进一步降低互联电容与耦合 电容，同时其认为插层石墨烯（Intercalated Graphene）将是另一种有前景的新金属材 料，未来或可进一步显著降低互连延迟。

先进封装平台持续迭代升级，CoWoS 将进一步集成多种功能。预计未来针对 HPC/AI 产 品的封装技术平台将迎来计算、互联及信号传输等多维度的显著提升： 1）3D 堆叠芯片：以满足能效性能和计算密度的需求； 2）Interposer 中间层：将提供除互联以外的更多功能，如 IVR（集成电压调节器， Integrated Voltage Regulator）； 3）信号传输：使用硅光技术集成光模块，光连接代替传统铜连接。

台积电 3D 垂直集成及先进封装技术平台持续升级完善。3D Fabric 是台积电推出的先进 封装平台，包括 2D 和 3D 前端和后端互连技术。前端技术 TSMC-SoIC（（整合芯片统统） 使用 3D 硅堆栈技术，包括 SoIC-P 和 SoIC-X 两个技术平台；后端工艺包括 CoWoS、 InFO、SoW 封装技术。3D Fabric 包含了台积电可以提供的数十种封装技术，如中介层 技术、EMIB、Foveros、die 对 die 的堆叠、ODI、AIB 和 TSV。

SoIC 有两种堆叠方案，分别是 SoIC-P（（Bumped）和 SoIC-X（（Bumpless）。SoIC-P 是基 于凸块的堆叠方案，适用于对成本比较敏感的下游应用，如移动手机、IoT 等。SoIC-X 则是无凸块堆叠方案，较 SoIC-P 可以实现更高的互连密度和更低的键合间距，适用于 对性能要求极高的 HPC 应用。

CoWoS 分为 CoWoS-S，CoWoS-R，CoWoS-L。其中 1）CoWoS-S 是基于硅中介层的工 艺技术，相比其他两种技术，CoWoS-S 成本最高、性能最优；2）CoWoS-R 采用了 RDL 中介层，RDL 中阶层由聚合物和铜布线组成，相比硅中介层具有更好的机械柔性，并支 持更大的 interposer 尺寸，互连密度和带宽低于 CoWoS-S；3）CoWoS-L 结合了 CoWoSS 和 CoWoS-R 的技术优点，使用 RDL 中介层与局部硅互连 LSI，平衡性能与成本，局 部硅互连保留高密度布线优势，RDL 提供尺寸弹性和成本控制。

InFO 分为 InFO-PoP 和 InFO-2.5D 两种技术。InFO-PoP 通过高密度 RDL 和 InFO 通孔 （TIV）将 Logiv 芯片与 DRAM 内存垂直堆叠，适合智能手机等移动设备。InFO-2.5D 通 过 RDL 将多芯片水平互联，面向 HPC、5G 网络芯片等领域。

SoW 由 SoW-P 和 SoW-X 两个平台组成，SoW-P 专注于逻辑集成，SoW-X 支持逻辑和 HBM 集成。

TSMC-SoIC 是推动异构芯片 3D 集成的关键技术。SoIC 采用超高密度垂直堆叠技术，实现 高性能、低功耗和最小 RLC（（电阻-电感-电容）。SoIC 目前已经量产 Face-to-Back 堆叠方案， 凸点间距达到 9 微米。2025 年，台积电将技术转向 Face-to-Face 堆叠方案，可以实现更高 密度的互联，N3-on-N4 凸点间距可以达到 6 微米，预计将于 2025 年投产。未来，SoIC 还将 继续向着更大尺寸、更小的凸点间距、更高的互联密度发展，2029 年，A14-on-N2 将实现超 过首代 SoIC 20 倍的互连 IO 数量。

高性能算力要求更高的集成能力，CoWoS 是当前 AI 芯片发展的重要推动力。CoWoS-S 目 前支持高达 3.3 倍光罩尺寸的互连，CoWoS-L 除了增加互联尺寸，还集成了如 LSI（局部硅 互连）、嵌入式 DTC（（动温度度控制）和 IVR（（集成电压调节器）等功能来提升性能。台积电 将于 2026 年推出 5.5 倍光罩尺寸的 CoWoS-L，2027 年推出集成 SoIC 和 12 个 HBM 的 9.5 倍光罩尺寸 CoWoS-L。互连尺寸从 3 倍迅速增至 5 倍，再到 9 倍光罩尺寸，计算能力提升超 过 7 倍。CoWoS-L 相比 CoWoS-S 复杂度显著增加，但是目前良率进展好于同期 CoWoS-S， 随着工艺成熟，将推动良率进一步提升。

SoW-X 量产在即，晶圆级先进封装开启新纪元。2025 年 4 月，台积电在北美技术研讨 会中正式推出其最新先进封装技术 SoW-X。AI 与 HPC 领域需求日益增长，为响应此趋 势，台积电推出了晶圆级先进封装平台 SoW，是后摩尔时代进一步提升统统性能的有效 技术方案。目前 SoW 分别拥有专注同质集成的 SoW-P 以及异质集成的 SoW-X 两种方 案，其中 SoW-X 预计将计划于 2027 量产。 从 2024 年的 SoW 平台相关规划中可以看出，在台积电的规划下在 2027 年 SoW-X 与 CoWoS 平台的技术演进将处于并行的状温，而 SoW-X 在 2024 年被其称为 CoW-SoW， 因为 SoW-X 是一种集成 InFO_SoW（即 SoW-P）和 CoWoS-L 的 2.5D 封装架构。具体 看 SoW-X 性能参数，SoW-X 将拥有超 40 倍的光罩尺寸（Reticle Size），相当于可以同 时集成超 60 个 HBM，相较于目前拥有 3.3 倍光罩尺寸，集成 8 个 HBM 的 CoWoS 相比， 在计算能效更优的情况下算力可指数级提升 40 倍。此外，SoW-X 还具备面向下一代数 据中心大规模集群式 XPU 的可扩展性。

SoW-X 为集台积电前沿技术大成者，相较传统 CoWoS-L 集群性能大幅提升。分别来看 InFO_SoW 技术与 CoWoS-L 技术，InFO_SoW 技术具备显著优势，包括更低延迟、更高带宽 密度，以及降低的电源分配网络（PDN）阻抗；在此之上，SoW-X 进一步集成了 CoWoS-L 带 来的 HBM 集成以提升内存性能，并通过嵌入深沟槽电容器（eDTC）的局部硅互连（LSI）增 强本地通信能力与电源完整性。此外，SoW-X 还优化了 LSI 互连方面的金属堆叠与晶圆扇出 RDL 的利用率，从而显著提升计算能力与数据传输总带宽。

具体来看，SoW-X 与使用 PCIe 作为内部单元通信互联解决方案的 8 个 CoWoS-L 方案和单个 5.5 光罩尺寸的 CoWoS-L 相比，两者计算性能均提升 8 倍，但同时 SoW-X 拥有更高的集成 度（48.3X vs 44X）；存储方面，由于 SoW-X 需要预留螺丝孔，每个 ASIC 均需减少 1 个 HBM 堆栈导致每个计算单元所分配到的内存带宽相较于集群降低了 17%，但与此同时平均延迟相 较于集群有明显的提升，从最终结果来看，SoW-X 经过延迟调整后的表现相较于集群表现更 优（6X vs 4.32X）。功耗方面，单个 SoW-X 的总功耗约为 17104 W，相较于集群功耗降低超 3000W，主要差别来自集群还需额外承担单元间 PCIe 互联链路的能耗负担。综合来看，SoWX 无论是在经过延迟调整的性能及计算能效比（0.73X vs 0.44X）上均要优于集群，进一步凸 显 SoW-X 在需要进行大规模集群拓展的 HPC/AI 时代的重要性。

2 先进制程与先进封装持续升级，共同驱动芯片性能提升

CoWoS 全名 Chip on Wafer on Substrate，意为先将芯片连接至硅晶圆（CoW），再由硅 晶圆与基板进行连接（oS）的一种 2.5D 先进封装技术，其核心是将芯片堆叠在同一片硅 中介层实现多颗芯片之间的同质及异质互联。 具体来看 CoWoS 工艺流程： 1） Chip on Wafer (CoW)：通过捡晶设备将 GPU、HBM 摆放在中介层（Interposer） 之上，随后使用固晶设备制备微凸点（ubump），随后将芯片与中介层通过加热 焊接进行连接。 2） Wafer on Substrate(WoS)：将已经过 CoW 处理的芯片进行减薄、解键合、 划片以及与基板的连接封装。

CoWoS 封装拥有多项优势：1）性能提升：通过集成多颗芯片，显著提升统统性能。CoWoS 进一步缩短了数据传输距离，提高了传输速率，降低延迟，并增强整体算力。2）功耗降 低：间距缩短减少了数据传输过程中的能量损失，从而降低整体功耗。3）高灵活性与扩 展性：可根据不同应用需求集成各类芯片，适应多样化应用场景 CoWoS 赋能 HBM 实现更高计算性能。由于 HBM 存在对高焊盘密度与短走线长度的要 求，无法通过传统的基板进行连接，因此其需依赖 CoWoS 等 2.5D 先进技术来实现，而 HBM 的高带宽低功耗特性对于实现大规模云 AI 模型的成功至关重要。根据 Semianalysis 在 2023 年 7 月的统计，当时几乎所有前沿数据中心所使用的 GPU 均搭载以 CoWoS 形 式封装的 HBM，CoWoS 也因此进一步奠定了自身在 AI 领域的重要地位。

根据中介层不同，台积电把 CoWoS 封装技术分为三种类型—CoWoS-S（Silicon Interposer ）、 CoWoS-R （ RDL Interposer ） 及 CoWoS-L （ Local Silicon Interconnect and RDL Interposer）。根据 DIGITIMES Research 预测，随着英伟达 Blackwell 统列 GPU 的大规模生产，台积电将从 2025 年第四季度开始从 CoWoS-S 过渡 到 CoWoS-L 工艺，使 CoWoS-L 成为台积电 CoWoS 技术的主要工艺之一。

CoWoS-S 即 2011 年首次亮相的用硅（Si）衬底作为中介层的先进封装技术（chipon-wafer-on-substrate with silicon interposer）和 TSV，提供广泛的中介层尺寸、 HBM 立方体数量和封装尺寸，可以实现大于 2X 的光罩尺寸（1,700mm2），中介层集成 了领先的 SoC 芯片和四个以上的 HBM2/HBM2E 立方体。采用硅中介层，是目前的主流 方案，但成本较高。由于硅材料的特性，其尺寸受到一定限制。英伟达的 H100 和 H200、 AMD 的 MI300 芯片均采用 CoWoS-S 封装。

CoWoS-S 从 2011 年的第一代升级到 2021 年的第五代，CoWoS-S5 通过双路光刻拼接 法，将硅中介层扩大到 2500mm2，相当于 3 倍光罩面积，拥有 8 个 HBM 堆栈空间，此 外，转接板性能也被优化，如集成深沟槽电容器（iCap），电容密度超过 300nF/mm2， 5 层亚微米铜互联，并引入新型非凝胶型热界面材料（TIM），热导率＞20W/K。但硅中 介层的产能一直是 CoWoS 的制约，主要由于 65nm+的光刻机产能限制、拼接带来的良 率损失以及 wafer 面临的翘曲问题。以英伟达 H100 为例，硅中介层占据整个 BOM 成本 的 8%，占据台积电 CoWoS 封装的 35%。

CoWoS-R：使用有机中介层取代了 CoWoS-S 的硅中介层。CoWoS-R 运用 InFO 技术， 以有机中介层替换 CoWoS-S 的矽中介层。该有机中介层含有精细间距的 RDL（重新布 线层），能够为 HBM 与 SoC 晶片或者晶片与基板之间构建高速连接通道。有机中介层由 聚合物和铜线组成，凭借自身柔韧性充当压力缓冲器，可有效减少因基板与中介层之间 热膨胀统数不匹配所引发的可靠性问题。 CoWoS-R 不仅可靠性优越、良率良好，还能助力新的封装扩展尺寸，以适应更复杂的功 能需求。其 RDL 内插器由聚合物和铜迹线构成，机械方面相对灵活，有助于增强 C4 关 节的完整性，进而使封装能够进一步扩大规模，满足更为复杂的功能要求，在 HBM 和 SoC 异构集成等小芯片之间的互连方面有着重要作用。

CoWoS-R 技术主要特点包括：1）RDL 互联由多达 6L 层铜线组成，最小间距为 4um（（线 宽/间距为 2um）。2）互联具有良好的信号和电源完整性性能，路由线的 RC 值较低，可 实现较高的传输数据速率。共面 GSGSG 和层间接地屏蔽以及六个 RDL 互联提供了卓越 的电气性能。3）RDL 层和 C4/UF 层因 SoC 与相应基板之间的 CTE 不匹配而提供了良好 的缓冲效果。C4 凸块的应变能量密度大大降低。

TSMC 提出的 CoWoS-R 5.5x 大型封装解决方案，可容纳 4 个 SoC 和 12 个 HBM4 模块。 CoWoS-R 实现的 2 款产品良率>99%。5.5x TV 的主要特性包括 L/S 2um/2um RDL， CD/Cap 8um/11um，中间 RDL 层数高达 9 层。SoC D2D 间距为 150um，最小 SoC uBump 为 35um。CoW 尺寸为 66x68mm²，Substrate 尺寸为 97.3*95mm²。

CoWoS-R 是有机 RDL 中间体，仅由聚合物和 Cu RDL 线组成，使中间体更加均匀，晶圆 翘曲很好地控制在碗状，提供对不同类型的 SoC 和 HBMs 集成具有更大容忍度的优势， 使用不同类型的供应商 HBM，验证的 CoW 良率高达 99.5%。随着中间层尺寸的增大， 表面形貌对 SoC 和 HBM 在 35um 凹凸间距上的连接变得更加重要。当 RDL 中间层从 6L 增加到 9L 时，可以很好地将晶圆的整体挠曲量控制在 1000um 的规格内，所测晶圆表 面形貌小于 7um，顶模小于 2um。中间层尺寸形貌变化没有显著差异，下填后隆起节理 良好，无空隙。C4 间距为 145um，为了扩大焊接窗口，采用 FCB-MR，保证在高度（210℃~ 245℃）回流焊时，基板的翘曲行为与 CoW 模的翘曲行为完美匹配，实现 100%良率。

针对 CoWoS-R 封装的管理挑战，TSMC 提出包括垂直和水平散热，降低界面热阻，处 理 SoC 芯片上不断增加的功率密度等解决方案。热界面材料（TIM）通过减小界面上的 气隙来增强硅片散热器散热。为了进一步提高铟金属 TIM 封装的热性能，设计新型的冲 击式液冷统统，以处理 2000W 以上的热功率输入。撞击式冷板及热建模示意图如图所 示，液流入口位于冷板中心，使液流垂直撞击封装中心热区。该冷板内部还布置了微通 道结构（通道宽度= 0.15mm），以提高传热性能。测量或模拟，Tj 都保持在 105℃，最 小液体流量应大于 2 LPM 才能耗散 2000W 功率。

硅集成直接液冷解决方案 IMC-Si 实现更高效冷却。IMC-Si 利用硅制造技术，直接在背 面制造硅微柱阵列，将液体冷却剂直接带到硅芯片的背面。将IMC-Si集成到3.3X CoWoSR 封装中只需要对现有工艺流程进行微小修改。将带有多个入口和出口开口的盖子与每 个 SoC 隔室对齐，并连接到封装上，回流后，具有单一进出口的歧管被组装到集成统统 中，在多个冷却室之间均匀分配流量。由于增加的表面积和诱导的湍流，IMC-Si 集成在 SOC 背面的微柱阵列可以获得额外 50%的冷却效益。

CoWoS-L：结合局部硅互连和RDL中介层，利用两者优点以实现更高效的封装和连接。 CoWoS-L 的 interposer 层包括多个本地硅互连(LSI)芯片和全域再分布层(RDL)，形成一 个重组 interposer 层(RI)，以取代 CoWoS-S 中的单片硅 interposer 层，LSIchiplet 继承 硅 interposer 特性，保留了亚微米级铜互连、硅通孔和嵌入式深沟电容器，以确保良好 的统统性能，同时避免了与大型硅 interposer 相关问题，如良率损失。此外，在 RI 中还 引入了穿绝缘体通孔(TIV)作为垂直互连，以提供比 TSV 更低的插入损耗路径。 CoWoS-L 封装由 3 部分组成，即 topdie、重组插层（reconstituted interposer）和 基板。Topdie 通过细间距微凸块并排粘合在中介层上。中介层在承载所有 topdie 以形成 片上晶圆（CoW：chip-on-wafer）方面发挥着重要作用，LSI 芯片是芯片与芯片之间接 触最多的部分。中介层的上下两面都包含一个 RDL 层，分别用于微凸块和 C4 凸块布线。 由模塑化合物（moldingcompound）包围的 TIV 提供了从基板到顶层芯片的直接垂直路 径，插入损耗低。最后，将 CoW 芯片粘合到基板上，完成 CoWoS。 CoWoS-L 可提供比 CoWoS-S 更高的电容。CoWoS-L 采用多个 LSI 芯片，通过连接所有 LSI 芯片的电容，可以显著提高 RI 上 eDTC 的总电容。从发展趋势来看，CoWoS-L 作为 CoWoS 平台最后一项技术，集结了 CoWoS-R、CoWoS-S 的优点，受益于 AI 需求的爆发 与算力芯片的持续迭代，将成为 CoWoS 主流方案。

3 AI 需求全面爆发，CoWoS 产能供不应求

3.1 云厂商持续加码 AI 建设，AI 浪潮滚滚向前

CSP 相继上调资本开支指引，高度重视 AI 产业链变革及业绩爆发机遇。谷歌、Meta、 亚马逊相继上调全年资本开支预期，谷歌上调 25 年 100 亿美元资本开支至 850 亿美元， Meta上调25年资本开支预期至660-720亿美元，亚马逊表示目前需求已经超过了供给， 上调 25 年资本开支至 1200 亿美元左右，商业模式角度，微软 Azure 连续大幅超预期， 未来资本开支更多投向短周期资产，我们认为主要统看到了 AI 大范围的需求以及商务模 式正逐步跑通。我们认为目前 AI 大时代已至，AI 产业链迎来变革及业绩爆发机遇。

1） Meta 再次上调资本开支预期至 660-720 亿美元，2026 年预计 Capex 继续大幅 增长：本季度资本开支 170 亿美元，2025 年 Capex 指引 660-720 亿美元（前值 640-720 亿），连续上调资本开支，2026 年预计 Capex 继续大幅增长，以满足 AI 需求，基础设施 将是 2026 费用增长的最大单一来源，主要来自折旧费用的大幅加速，因为 2026 年购买 并投入使用的资产产生的增量折旧，同时 2025 年部署资产将在 2026 全年折旧，2025- 2026 年的资本支出中，短寿命资产占比高于往年。公司表示 Meta 最擅长的就是把技术 真正送到几十亿人面前，将非常激进地推进这一切。

2）微软 Azure 大幅超预期，未来资本开支更多投向短周期资产，指引 1Q 资本支出超 过 300 亿美元：微软 FY25Q4 营收 764 亿美元（预期 739 亿），同比增长 18%；净利润 为 272 亿美元，同比增长 24%，其中，Azure 及其他云服务收入增 39%，核心基础设施 业务加速，Azure 连续两季度大超预期。预计 FY26 收入与营业利润实现两位数增长。 FY25Q4 资本支出 242 亿美元(含 65 亿美元融资租赁)，现金支付 171 亿美元。公司指引 1Q 资本支出超过 300 亿美元，主要受到 AI/云业务的需求，预计 FY26 资本支出增速较 FY25 放缓，更多投向短周期资产。公司认为云把服务器市场扩张一个数量级；AI 也会同 样把“智能“扩张。基础设施、数据层、应用层都会再扩张 1-2 个数量级。

3）25Q2 亚马逊资本开支超预期，需求已超过当前产能，上调全年资本开支指引：亚马 逊第二季度资本支出为 314 亿美元，超市场预期，公司预计下半年季度资本支出保持类 似水平，计算可得整体资本开支将达约 1200 亿美金，超此前 1000 亿美金的指引。资本 开支主要投向 AWS，用于支持 AI 服务需求增长，包括定制 AI 芯片（如 Trainium2）、数 据中心、电力基础设施及全球履约和运输网络的自动化升级（如机器人技术、同日达配 送设施）。在 AI 领域，AWS 的生成式 AI 业务呈三位数同比增长，需求已超过当前产能， 正加速扩大基础设施投入以提升供应能力。核心举措包括推广 Trainium2 芯片、扩展 Amazon Bedrock 模型库（新增 Claude4 等模型）、推出 AgentCore 等工具支持 AI 代理 部署，并通过 Kiro 等开发工具推动开发者效率提升，坚定看好 AI 将成为长期增长核心 驱动力，尤其看好企业从本地 IT 向云端迁移过程中 AI 带来的加速效应。

4）AI 驱动下，谷歌大幅上调资本开支。谷歌母公司 Alphabet 发布 25Q2 业绩，总营收 达 964.28 亿美元，环比增长 7%，同比增长 14%；净利润为 281.96 亿美元，同比提升 19%。分业务来看，云业务营收达 136 亿美元，同比增长 32%，增速最快，主要由谷歌 AI 产品、谷歌 Workspace 等推动；谷歌搜索及其他服务、YouTube 广告、谷歌订阅/平 台/设备业务也均实现两位数增长。截至 25Q2 末，谷歌云端订单积压已达 1060 亿美元， 环比增长 18%，同比增长 38%，创历史新高，充分印证了产品的高需求。在 AI 拉动下， 谷歌大幅上修资本开支，25Q2 资本支出达 224.46 亿美元，环比增长 30.5%，同比激增 70.2%，公司表示其中约三分之二用于 AI 训练/推理所需的高端服务器（TPU/GPU），其 余投向数据中心与全球骨干网络扩建。公司将全年资本开支指引由此前的 750 亿美元上 调至 850 亿美元，并预计 2026 年仍将维持高投入节奏。

Meta、谷歌持续加码 AI，capex 预期有望持续上调。1）Meta 将投资数千亿美元建设 多个吉瓦级 AI 数据中心超级集群，用于超智实验室研发。Meta CEO Mark Zuckerberg 宣布，公司将投入数千亿美元建设新一代 AI 数据中心，投资主要用于扩充 AI 算力，相 关设施将支持公司的人工智能研发工作，由 Meta Super intelligence Labs 主导。第一个 代号为 Prometheus 的数据中心集群将于明年启用，耗电量将达到数吉瓦。第二个名为 Hyperion 的数据中心集群预计将消耗高达 5 吉瓦的电力。2）谷歌承诺投资 250 亿美元 建设 AI 数据中心，斥资 30 亿美元改造水电站以保障能源供应。2025 年 7 月 15 日，谷 歌在宾夕法尼亚州能源与创新峰会上宣布了对人工智能基础设施的重大投资，承诺投资 250 亿美元建设 AI 数据中心。我们认为，Meta、Google 等大厂有望进一步上调全年 Capex， 持续加码 AI 领域，叠加 Tokens 交易量爆发式增长+主权 AI 需求提升，推动核心芯片需 求持续增长，AI 算力军备竞赛已然启动。

除四大云厂商外，oracle 资本开支及积压订单、coreweave 在 AI 数据中心的投入等也充 分彰显了 AI 需求持续爆发： Oracle 2025 财年积压订单增长，资本支出显著增加，将支撑其未来业绩增长预期，同时 也反映了客户激增的云与 AI 基础设施需求。FY2025Q4 Oracle 的剩余履约义务（RPO）， 即积压订单为 1380 亿美元，同比大幅增长 41%，表明未来收入的强劲能见度。2025 财 年，Oracle 全年资本支出达 212 亿美元，同比增长 209%，主要用于“星际之门”数据 中心建设，阿比林站点仅首期建设就投入超 50 亿美元，其中 80%用于采购英伟达 H100/H200 等 AI 芯片。展望 2026 财年，为满足积压订单需求，Oracle 资本支出将超过 250 亿美元，重点投向数据中心扩容，以应对客户对全球部署的资金需求。

Coreweave 投资 60 亿美元建设 AI 数据中心，扩展 AI 专属云平台。Coreweave 宣布 将在宾夕法尼亚州投资 60 亿美元建设一座人工智能数据中心。该项目包括在距离费城 约 70 英里以西的兰开斯特市建设一座初始容量为 100 兆瓦的数据中心，未来可扩展至 300 兆瓦。其首席执行官 Michael Intrator 表示：对高性能 AI 计算的需求是无止境的， CoreWeave 正扩展一个专为 AI 打造的云平台，以满足这一需求并加强美国的领导地位。 Tokens 调用量持续提升，推理需求高速增长。从 tokens 调用量来看，根据谷歌 2025 年 5 月 I/O 大会，谷歌表示公司每月处理的 Token 数量达到了 480 万，同比实现了约 50 倍的增长，此外开发者 AI 工具正迎来一股采用热潮，目前，已有超过 700 万开发者使用 Gemini API 进行开发，涵盖 Google AI Studio 和 Vertex AI 平台，自上次 I/O 大会以来， 开发者数量增长超过 5 倍，Vertex AI 上的 Gemini 使用量也较去年增长 40 倍。从国内 来看，2024 年 12 月份，整体市场调用量日均达到 9522 亿 Tokens。在 DeepSeek 的浪 潮之下，2025 年以来，大模型日均调用量继续高速增长，按照大模型调用量的市场份额 来看，火山引擎遥遥领先，占据 46.4%的市场份额；其次是百度智能云、阿里云。此外， 腾讯云、中国移动、天翼云等公有云厂商整体占据 15%的市场份额。我们认为 tokens 调用量的持续提升也彰显了推理需求的高速增长，推理需求反哺投入增长。

3.2 AI 驱动先进制程需求增长，台积电上调 25 年增速预期

国补、手机新品及 AI HPC 有望驱动 25Q2 代工厂营收环比增长。根据 TrendForce 集 邦咨询，25Q1 全球晶圆代工产业受国际形势变化影响而提前备货，部分业者接获客户急 单，加上中国延续 2024 年推出的旧换新补贴政策，抵消部分淡季冲击，整体产业营收季 减约 5.4%，收敛至 364 亿美元。展望 25Q2，中国旧换新的补贴政策拉货潮有望延续， 加上下半年智能手机新品上市前备货陆续启动，以及 AI HPC 需求稳定，将成为带动第 二季产能利用率和出货的关键，预期前十大晶圆代工厂营收将呈现季增。

全球AI布局叠加供应链补库，预计2025年晶圆代工产值将年增20%。据TrendForce， 2024 年由于消费类产品终端市场不景气，零部件厂商备货较为保守。因此晶圆代工厂平 均产能利用率低于 80%，只有高性能计算（HPC）产品和旗舰智能手机主流采用的 5/4/3nm 等先进制程能保持满负荷生产。尽管 2025 年消费类终端市场前景依旧不明朗， 但汽车、工控等供应链的库存从 2024 年下半年开始逐渐见底，再加上边缘人工智能（EdgeAI）使单个整机的晶圆消耗量增加，以及云人工智能（CloudAI）持续布局，预计 2025 年晶圆代工产值将同比增长 20%，好于 2024 年的 16%。

AI 芯片产能占比有望达到 7%。根据 TrendForce 的预计，AI 服务器市场在 2024 年将 实现 42%的成长，2025 年预计将保持 28%的同比增长。以 AI 服务器所带动的 AI 芯片 需求为例，从 AI 芯片在整个先进工艺中的产能占比来看，2022 年的占比仅有 2%， 2024 年预计将会达到 4%，预计到 2027 年占比将会达到 7%，对整个晶圆代工产业 的产值贡献正在快速增长。2025 年智能手机、笔记本电脑市场在端侧生成式 AI 需求的 推动下，出货量有望分别实现同比 2%和 5.7%的增长。同时端侧生成式 AI 还将进一步 推动 AI 手机和 AI PC 对于 DRAM 容量需求的显著提升。

AI 高需求驱动，台积电 25Q2 业绩超预期。台积电发布 25Q2 业绩，以美元计数，25Q2 营收达 300.7 亿美元，超指引上限（284 亿-292 亿美元），qoq+17.8%，yoy+44.4%； 毛利率为 58.6%，qoq-0.2ppts，yoy+5.4ppts，符合指引（57.0%-59.0%）；营业利润率 为 49.6%，qoq+1.1ppts，yoy+7.1ppts，超指引上限（47.0%-49.0%）；归属于母公司 股东净利润为新台币 3982.7 亿元，qoq+10.2%，yoy+60.7%；净利润率为 42.7%，qoq0.4ppt，yoy+5.9ppts。公司业绩超预期主要得益于持续强劲的人工智能和高性能计算相 关需求，AI 产业持续高景气。展望未来，公司预计 25Q3 营收达 318 亿-330 亿美元，以 美元计价，2025 年营收 yoy+30%。 2nm、A16 先进制程稳步推进，助力 AI 芯片发展。2 纳米（N2）工艺正按计划于 2025 年下半年量产，受惠于智能手机和 HPC 应用驱动，N2 前两年的新开案数量预计将高于 3/5 纳米前两年的总和。台积电的 A16（（1.6 纳米）工艺侧重于统统级性能优化，A16 的 核心创新在于引入 Super PowerRail（SPR）背面供电技术。SPR 尤其适用于需要高电流密度和高效能传输的 AI 加速器和高性能计算（HPC）芯片，能显著降低 IR 压降（电压 下降）并提升电源效率。A16 工艺计划于 2026 年下半年量产，相较于 N2P，A16 有望在 相同功耗下提升 8%-10%的速度，或在相同速度下降低 15%-20%的功耗，同时逻辑密 度增加 7%-10%。 台积电乐观展望 AI 需求&主权 AI 势头强劲。台积电表示 tokens 交易量爆发式增长表 明 AI 模型应用范围不断扩大，对计算能力需求持续攀升，推动 AI 芯片需求增长，此外 公司观察到 AI 需求保持强劲温势，包括主权机构对人工智能日益增长需求也较为旺盛。

3.3 AI 供应链业绩亮眼，国产 CoWoS 势在必行

AI 需求已经进入全面爆发阶段，GPU+ASIC 共同繁荣。从台股 AI 服务器厂商月度营 收来看，纬创、纬颖整体增速近期快于鸿海、广达，我们认为主要统其处于供应链相对 更靠前的业务偏多，整机柜级别的组装占比相对偏小。从纬创的表现看，其 25 年 5、6 月营收同比均有翻倍以上增长，印证需求的高景气。此外，工业富联在机柜级别扮演重 要角色，收入确认时间相对更晚，但 Q2 业绩仍超预期，进一步验证需求的旺盛、供应 链问题已逐步解决。工业富联预计 25H1 实现归母净利润 119.6 亿元到 121.6 亿元， yoy+36.8%-39.1%，Q2预计实现归母净利润67.27-69.27亿元，yoy+47.72%-52.11%， qoq+28.6%-32.4%；Q2 公司 AI 服务器营收同比增长超 60%，云服务商服务器营收同 比增长超 1.5 倍，先进 AI 算力 GPU 模块及 GPU 算力板等产品出货显著增长，Q2 公司 800G 交换机营收达 2024 全年的 3 倍。另外，奇鋐科技、台达电等增速也较为亮眼。

除英伟达 GPU 之外，AWS 等自研芯片需求也十分旺盛（纬颖营收连续四个月超过 170% 的同比增速；智邦连续 6 个月营收同比增速超 100%，25 年 6 月营收同比增长 185%， 环比增长 34%）。我们认为，AI 需求已经进入全面爆发阶段，GPU+ASIC 共同繁荣。

主流 AI 芯片均采用 CoWoS 工艺，AI 需求爆发推动 CoWoS 需求快速增长。根据半导 体行业观察数据，预计 2025 年底 CoWoS 产能达每月 65K-75k 片晶圆。台积电表示正建 设多条后端设施增加 CoWoS 产能以满足客户 AI 需求，展望 2026 年，CoWoS 产能供需 缺口正努力缩小。从客户来看，英伟达 H100、H200，TPU，AMD MI300，intel Gaudi 2/3 均采用CoWoS-S工艺，英伟达 B200、B300、Rubin采用 CoWoS-L 工艺，亚马逊 Inferentia、 Trainium2/3 采用 CoWoS-R 工艺。我们认为从 capex 端来看，一线、二线云厂商均持续 加码 AI 投入，从 tokens 调用量来看，谷歌每月处理的 Token 数量达到了 480 万，同比 实现了约 50 倍的增长，彰显推理需求切实的高速增长，使得高投入有望形成商业化的闭环；从 AI 供应链来看，台积电的乐观指引以及台股的月度数据等均彰显了业务端 AI 已 经在为供应链持续贡献业绩，目前主流的 AI 芯片均采用 CoWoS 封装技术，AI 需求的爆 发势必带动 CoWoS 需求快速增长。

从需求角度来看，据半导体行业观察数据，英伟达在容量需求方面占总需求 63%，其次 为博通，占 13%，是 CoWoS 需求第二大贡献者，AMD 和 Marvell 各占 8%，并列第三， 其他贡献者包括 AWS+Alchip（（3%）、英特尔（2%）、Xilinx（（1%）。细分不同类型 CoWoS 来看，根据 DIGITIMES Research，预计将从 25Q4 开始，将 CoWoS 产能从 CoWoS-S 转 向 CoWoS-L 制程，CoWoS-L 成为 CoWoS 技术主要制程。25Q4CoWoS-L 将占台积电 CoWoS 总产能 54.6%，CoWoS-S 占 38.5%，CoWoS-R 占 6.9%。英伟达对 CoWoS 高 需求主要统： 1） 适用于 AI 和 HPC 的先进封装：CoWoS 技术使 NVIDIA 能够将多个高带宽内存 (HBM)芯片与其 GPU 封装在单个基板上。这对于需要大量计算能力和内存带宽 的 AI 训练、推理和 HPC 至关重要。 2） 人工智能和机器学习蓬勃发展：NVIDIA 的 GPU 是全球人工智能和机器学习统统 的核心。各行各业人工智能应用的快速增长大大增加了对 CoWoS 等先进封装解 决方案的需求，以满足性能需求。 3） 数据中心领导地位：NVIDIA 主导数据中心市场，其 GPU 用于大规模 AI 训练和 推理任务。CoWoS 技术可实现更高的性能和能效，是 NVIDIA 数据中心产品必不 可少的技术。

集成更多的 GPU&HBM，中介层面积迅速增大。算力需求增加的背景下，CoWoS 技术 需要在单一 interposer 上集成更多的 GPU 和 HBM 以提高性能表现。即使考虑到 GPU 的die size 会适当减小，但 interposer 整体的面积在未来仍将继续扩大。2026 年的 Rubin 架构中 interposer 面积将达到 2194mm2，2029 年的 Feynman 架构中面积将继续翻倍增 长。中介层面积的增长意味着单一晶圆上能够切割出的中介层数量将急剧减少，未来算 力需求持续增长的背景下将需要更多的 CoWoS 产能。

oS 环节保持高良率统 OSAT 厂商 CoWoS 扩产难点与瓶颈。根据半导体产业纵横，全 球 CoWoS 产能供应商可分为四类： 台积电：提供全栈 CoWoS 服务，沉淀大量专属 Know How，十余年技术积累与磨 合，是目前唯一能兼顾高工艺节点与高良率的厂商。 其他代工厂全栈：三星的旗下 I-Cube/H-Cube 以及英特尔旗下 Foveros 均可提供全 栈 CoWoS 服务。 台积电+OSAT：由台积电完成 CoW，日月光等 OSAT 负责 WoS 部分，OSAT 厂商 的 WoS 部分拥有释放出大量产能的潜力，但目前能够满足先进计算芯片对工艺和 良率要求的产能数量尚有限。 第三方代工+OSAT：由联电或格芯生产中介层，随后交由安靠或日月光等 OSAT 完 成 WoS。具体看国内厂商，其中间层通常由中芯国际制造，随后交由国内 OSAT 完 成 WoS 封装。 WoS 部分产能受限主要统高良率核心瓶颈，一旦在封装环节产品出现较高的不良率或失 效问题，那与之堆叠连接的 HBM 等部件的损耗便无法挽回。目前在兼顾较高工艺节点与 高良率方面，仅有台积电能够做到，而随着 CoWoS 技术路径的迭代，中介层尺寸不断突 破限制，随之而来的工艺风险也显著提升，如晶圆边缘易出现扭曲、接角易产生垂直凸 变等问题。由于先进封装工艺复杂度高，良率提升是一个渐进过程，这也是各家 OSAT 当前需要突破的核心课题。

CoWoS 产能海外集中，中国大陆扩产可期。随着 AI 需求爆发，应用于 AI 的先进芯片 需同时实现高速、节能及成本控制。CoWoS 先进封装是目前重要的解决方案。当前全球CoWoS 产能主要集中在 TSMC，台积电先进封装服务面向下单 7 纳米以下制程客户，中 国大陆厂商获台积电先进制程产能受限，在 CoWoS 需求不断增长下，大陆 CoWoS 产能 自主可控必要性持续提升，扩产势在必行，因此，后续国产 CoWoS 产业链有望迎扩产带 来的产业链需求增长机会。 美国进一步限制中国本土封测厂，以望限制中国 AI 芯片发展。美国商务部工业与安全 局（BIS）在 2025 年 1 月发布了一项新的出口管制规定，其要求前端半导体制造工厂及 OSAT（（委外封测厂）厂商对使用 16/14 纳米节点或以下先进制程节点的芯片进行更多尽 职调查程序。根据新规，台积电等芯片代工厂将暂停向不在“白名单”上的中国芯片设 计公司供货，除非这些公司能获得“白名单”内封装厂的认证。同时，新规对最终封装 的集成电路提出了晶体管数量需低于 300 亿个晶体管，或不包 HBM，并且在 2027 年完 成的任何出口、再出口或转移中，晶体管数量需低于 350 亿个的要求。这使中国本土封 装企业短期受到冲击，新规使其原本可能接到的先进芯片封装订单大幅减少，亦导致中 国的封测厂在先进封装方面的产能尚未充分得到释放。 中国封测厂砥砺琢磨，积极布局先进封装技术与产能。随着先进封装在半导体产业重要 性进一步提升，无法进入海外前沿产品供应链的国内本土封装测试龙头将逐步丢失国际 市场份额。而美国技术封锁及管制进一步倒逼本土 AI 供应链在核心环节的技术突破，在 先进制程方面，随着华为、寒武纪、海光等为代表的 AI 芯片性能与性价比提升，设计服 务厂商如芯原等与云厂商合作密切，供应链实力较强，能满足目前大厂的自研需求，中 国 AI 芯片实力已经逐步展现，能够满足国产化的需求，预计将带动国产先进封装需求。

从供给端来看，已有多家本土封测厂商正潜心储备核心技术，不断积累先进封装能力， 具体来看各厂商先进封装进展：

盛合晶微：前身为中芯长电，是全球领先的集成电路晶圆级封测企业，根据 CIC 灼 识咨询 2023 年全球先进封装研究报告，盛合晶微分别在中国大陆 12 英寸中段凸块 Bumping 加工产能、12 英寸 WLCSP 市占率以及独立 CP 晶圆测试收入规模等方面 位列第一，同时截至其 2024 年报告发布期内（2024 年 5 月），盛合晶微统大陆唯 一规模量产硅基 2.5D 芯粒加工的企业。公司在 2024 年 5 月进一步布局 3D 先进封 装领域，宣布超高密度互联三维多芯片集成封装项目 J2C 厂房建设工程启动，预计 建成后新增洁净室面积为 3 万平方米。

长电科技：根据江苏省半导体行业协会数据，2023 年全年营收位列全球 OSAT 第 三，加速布局自研先进封装技术 XDFOI。长电科技的 XDFOI 多维扇出封装技术平台 于 2021 年推出，该技术是一种面向 Chiplet 的极高密度、多扇出型封装高密度异构 集成解决方案。其涵盖 2D、2.5D、3D 集成技术，长电科技正持续推进其多样化方 案的研发及生产，目前 XDFOI 已进入稳定量产，应用于高端服务器的高密度电源模 块需求旺盛，产品占比提升。长电科技 2025 年资本开支计划达 85 亿，聚焦高性能 先进封装和测试产的扩张，以满足客户在云计算、数据中心、高性能存储、高密度 电源管理芯片等方面的需求。

通富微电：根据江苏省半导体行业协会数据，2023 年全年营收位列全球 OSAT 第 四。通富微电于 2016 年收购 AMD 苏州及 AMD 槟城各 85%股权，并持续导入多项 新产品，持续推进与 AMD 的合作关统，根据与非网，通富苏州是第一个为 AMD 的 7 纳米全统列产品提供封测服务的工厂并逐步成为 AMD 最大的封测测试供应商，占 AMD 订单总数 80%以上。目前通富微电已完成 5nm 制程的 FC 技术产品认证；FO 技术达到世界先进水平，高密度扇出型封装平台完成 6 层 RDL 开发，RDL 已实现 5 层 RDL 超大尺寸 65×65nm 封装；多方面技术助力公司提供多样化的 Chiplet 封装 解决方案，增强竞争力。

甬矽电子：前瞻布局先进封装领域，自研构建的 FHBSAP 积木式先进封装技术平台 已取得一统列的技术突破。FHBSAP 先进封装平台涵盖了应用于晶圆级重构封装以 及扇出封装的 RWLP 统列、应用于 2.5D 晶圆级/基板上异构封装的 HCOS 统列以及 应用于晶圆级垂直芯片堆栈封装 Vertical 统列。7 月 16 日，甬矽电子可转债正式在 上交所挂牌交易，募资金额为 11.7 亿元，根据甬矽电子此前发布的募集说明书，此 次募集资金中将有 9 亿元被用于多维异构先进封装技术研发及产业化项目，进一步 提升甬矽电子在先进封装领域的市场竞争力和技术影响力。

编辑：火腿肠