2025年半导体设备行业深度分析：AI芯片快速发展，看好国产算力带动后道测试与先进封装设备需求

一、AI芯片快速发展，带来封测设备新需求

AI加速产业化，推动算力中心、终端用芯片需求快速增长

随着ChatGPT、DeepSeek等AI的兴起， 2024年中国智能算力规模达640.7EFLOPS。根据IDC数据，2024年中国 AI服务器市场规模将突破190亿美元，同比增长87%；对应智能算力规模达到640.7百亿次/秒（EFLOPS）。2026 年中国智能算力规模则有望达1271.4 EFLOPS，2019-2026年复合增长率达58%。随着AI的不断发展，智能算力 市场在中国将持续扩大，对AI算力芯片需求有望持续放量。 云端算力中心外，端侧应用发展迅猛。DeepSeek等开源模型的出现，推动端侧AI产品加速落地， SoC芯片有望 加速放量。 随着云端与端侧AI应用加速产业化，中国2024年AI芯片市场规模突破1400亿元。根据IDC，2024年中国AI芯片 市场规模达1405.9亿元，2019-2024年CAGR达36%。

AI芯片主要分为技术与应用层面两大类

AI芯片是专门用于处理人工智能应用中大量计算任务的芯片。它通过优化硬件架构，能够高效处理大规模并 行计算和复杂的神经网络算法，提升计算效率和能效比，是人工智能技术发展的重要硬件基础。 AI芯片可以从技术层面和应用层面进行分类：（1）技术层面：①GPU（图形处理单元）：最初用于图形处 理任务，但因其强大的并行计算能力，被广泛应用于人工智能领域。它能够高效处理大规模矩阵运算，适合 深度学习中的训练和推理任务。② FPGA（现场可编程门阵列）：FPGA是一种可编程的集成电路，在制造完 成后仍可使用配套软件对芯片进行功能配置，可以根据具体需求配置其内部逻辑功能，它结合了硬件流水线 并行和数据并行处理能力，适合低延迟、低功耗的实时计算任务，常用于边缘计算和推理阶段。 ③ASIC（专 用集成电路）：ASIC是为特定应用场景定制的芯片，具有高度优化的硬件架构，能够实现极高的性能和能效 比，缺点是电路设计需要定制，相对开发周期长，功能难以扩展，其通常用于大规模推理任务。④ NPU（神 经网络处理器）：NPU是专为神经网络计算设计的芯片，模拟人脑神经元和突触的工作方式，能够高效处理 深度学习任务，它通常用于移动设备和物联网终端，具有低功耗、高性能的特点。

（2）应用层面：①云端AI芯片：云端AI芯片应用在智能计算中心等相对远离用户侧的AI芯片，算力通常可 达到100TOPS以上。云端AI芯片是实现大规模数据处理和深度学习模型训练的关键。②终端AI芯片：终端AI 芯片有很高的计算能效，通常部署在电子产品、汽车、工厂等终端设备上。其快速数据处理能力降低了对云 端计算资源的依赖，从而减少运营成本与算力中心算力压力。

云端AI芯片又可分为训练芯片和推理芯片：①AI训练芯片：这类芯片主要用于人工智能模型的训练阶段，即 通过大量的数据来“训练”AI模型。训练过程需要进行大量的矩阵运算和参数调整，因此其通常需要具备强 大的计算能力和高能效比，所以价格也远高于推理芯片。②AI推理芯片：推理芯片则用于模型训练完成后的 部署阶段，主要负责执行模型的推理任务。推理过程对实时性要求较高，因此推理芯片需要在保证准确率的 同时，具备快速响应和低功耗的特点。

AI算力芯片对先进存储器需求激增

AI算力芯片对存储器件需求极高。AI算力卡需要处理包含亿计的文本、图像资料的数据集，以支持机器学习模 型的训练和推理。以OpenAI的SDXL应用为例，该应用能够将文本转换为图像，其训练过程中使用了超过1亿张 图片作为数据集。这样的大规模数据处理对内存的要求极高，不仅需要足够的容量来存储这些庞大的数据集， 还需要足够的带宽来保证数据能够迅速地在内存和处理器之间传输。

AI算力芯片在内存、显存、硬盘上均有更高性能需求：（1）内存方面，DDR5逐渐取代DDR4。DDR5的传输速 率可达DDR4的2倍以上，同时，DDR5每个模块的容量更高，为128GB，是DDR4的2倍。据美光数据，AI服务 器中 DRAM 容量是普通服务器的8倍，NAND容量将是普通服务器的3倍。（2）显存方面，HBM在加速卡上全 面取代GDDR显存，相较GDDR，HBM具有高带宽、高容量、低功耗和小尺寸四大优势。（3）硬盘方面，SSD 逐渐替代HDD。

训练卡对比推理卡主要差异在显存，训练卡通常使用HBM：训练卡需要处理海量的数据，对存储的带宽和容量 要求极高。HBM 具有高带宽、低延迟的特点，能够满足训练过程中大量数据的快速读写需求，因此其成为训练 卡的首选存储类型。推理卡虽然对存储的要求相对训练阶段有所降低，但仍需要一定的带宽和容量来保证推理 的实时性和准确性，DDR内存具有较高的性价比和良好的兼容性，能够满足推理卡的存储需求。

国外巨头仍占据绝大部分市场份额，国产化替代加速

AI芯片仍由海外巨头占据大部分市场份额，亟待国产替代。英伟达、英特尔、AMD、谷歌和Qualcomm等公司 凭借其在芯片领域的长期领先地位，迅速切入AI领域并积极布局，形成了强大的产业生态和技术壁垒。其中， 英伟达在GPU处于完全垄断地位，截止至2025年Q1占据近90%的市场份额，AMD、谷歌等厂商也纷纷紧随其 后。

我国华为、海光、寒武纪等企业加速打破芯片技术垄断。（1）华为凭借多年研发积累，推出了昇腾系列AI芯 片。其中昇腾910则是目前华为推出的最强算力芯片，其AI芯片昇腾910B，性能已达到英伟达A100芯片水平， 算力达到640TOPS（INT8）。（2）海光基于x86架构开发出DCU深算2号训练芯片，具备高性价比优势，在数 据中心、人工智能推理等场景应用广泛，助力企业实现算力自主可控。（3）寒武纪推理卡研发迭代，性能持 续提升。思元370集成了390亿个晶体管，目前最大算力已达到256TOPS（INT8）。

二、后道测试：AI测试要求提升，关注国产 测试机双龙头

ATE细分领域多元，AI兴起背景下SoC/存储测试机加速放量

自动测试设备（ATE）细分领域多元，市场需求存在差异：不同类型芯片的测试需求的侧重点不同，ATE根据 下游应用可细分为存储测试机、SoC测试机、模拟/混合类测试机、射频测试机；全球ATE市场以存储器和SoC 测试为主，在AI兴起大背景下SoC测试机与存储测试机有望加速放量。

（1）SoC测试机：主要针对SoC芯片的测试系统，其核心技术壁垒在于复杂多样的测试板卡。这些板卡需集成 逻辑模块、微处理器（MCU/CPU）、数字信号处理器（DSP）、嵌入式存储器、外部通信接口、模拟前端 （含ADC/DAC）、电源管理模块（PMIC）、人工智能加速器（如NPU）和安全加密模块等。SoC测试机适用 于微处理器（如GPU、MCU、CPU）、通信芯片等纯数字芯片，以及数模混合或数字射频混合芯片，测试引 脚数可达1000以上，对信号频率要求高，尤其是数字通道。目前，市场上的SoC测试机价格区间为20-150万美 元，主要供应商包括泰瑞达、爱德万和华峰测控，国产化率较低。

（2）存储测试机：主要用于对存储器进行测试，其运行原理与模拟测试机或SoC测试机相似，但主要差异在于 使用的测试板卡。尽管存储器的逻辑电路部分相对简单，且无需像SoC测试机那样搭配多种板卡，但由于存储 单元数量众多且数据量巨大，存储测试机需具备较多的管脚数，并对速率和信号同步性提出更高要求，因此存 储器对测试板卡的速率和通道数有极高要求。目前，市场上存储测试机的价格区间为100万至300万美元，主要 供应商为爱德万，国产化率极低。

（3）射频测试机：射频测试机主要用于测试射频器件、模块及系统，通过发射和接收射频信号，精确测量频率 、功率、调制特性、增益、噪声系数、谐波等性能指标。它具备复杂的射频信号生成和分析能力，可处理不同 频率、功率和调制方式的信号，并对微弱反馈信号进行精确分析。射频测试机通常配备高带宽信号处理通道、 高精度频率合成器和信号检测器等关键部件，对电磁兼容性和测试环境稳定性要求较高。目前，射频测试机的 市场价格在30-40万美元之间，主要供应商为泰瑞达和爱德万，国产化率较低。

（4）模拟/混合类测试机：主要针对以模拟信号电路为主、数字信号为辅的半导体而设计的自动测试系统，被 测电路主包括电源管理器件、高精度模拟器件、数据转换器、汽车电子及分立器件等。其中模拟信号是指是指 信息参数在给定范围内表现为连续的信号，或在一段连续的时间间隔内，其代表信息的特征量可以在任意瞬间 呈现为任意数值的信号；数字信号是指人们抽象出来的时间上不连续的信号，其幅度的取值是离散的，且幅值 被限制在有限个数值之内。模拟/混合类测试机技术难度整体不高，价格区间在5-15万美元，主要玩家为国外泰 瑞达、国内华峰测控、长川科技和上海宏测，国产化率较高。

SoC测试机：AI/HPC芯片测试量和时长激增，带动设备需求

AI/HPC芯片的高集成度、高稳定性要求以及先进制程特性，导致测试量与测试时间显著增加，从而推动了对SoC测试 机的需求增加：（1）AI/HPC芯片步入先进制程：更低的制程（如4nm）使得芯片能够在相同面积上集成更多被测晶体 管，例如英伟达最新的Blackwell GPU（4nm工艺）集成了超过2080亿个晶体管；（2）结构复杂性提升：从FinFET转向 更复杂的GAA结构，并在2nm制程下即将采用的CFET技术引入了新的失效节点；（3）Chiplet设计：现代HPC/AI芯片 广泛采用Chiplet架构，即将多个小芯片集成在一起。这不仅需要在封装前单独测试每个Chiplet的性能（Die Level Test），还需要验证其在封装后的协同工作能力；（4）先进封装：2.5D-3D芯片中包含的裸片数量增多、晶体管数量伴随增加， 并可能引入新的故障模型，因此需要在封装前对每一个单独裸片进行测试；（5）AI/HPC芯片对良率更高：算力中心对 芯片良率要求更高，由于一个卡组故障就会导致算力损失。

三、后道封装：先进封装快速发展，关注国产 封装设备商

先进与传统封装的最大区别在于芯片与外部系统的电连接方式

先进与传统封装的最大区别在于芯片与外部系统的电连接方式，省略了引线的方式，采取传输速度更快的凸块、中间层等。先进封装的四要素包括RDL（再分布层技术）、TSV（硅通孔）、 Bump（凸块）、Wafer（晶圆），任何一款封装如果具备了四要素中的任意一个，都可以称之为先进封装。在先进封装的四要素中，RDL起着 XY平面电气延伸的作用，TSV起着Z轴电气延伸的作用，Bump起着界面互联和应力缓冲的作用，Wafer则作为 集成电路的载体以及RDL和TSV的介质和载体。

封装设备价值量占比约5%，固晶机/划片机/键合机等为核心

2023年后道封装设备占半导体设备的价值量比重约5%，固晶机/划片机/键合机等为核心设备。根据SEMI预测， 2025年全球半导体封装设备市场规模有望达417亿元，其中固晶机（贴片机）占比30%，划片机（切片机）占比 28%，键合机占比23%。

减薄机：晶圆呈现超薄化趋势，加工难度变大

AI器件小型化要求不断降低芯片封装厚度，晶圆超薄化发展，对减薄机提出更高要求。一般的减薄工艺和晶 圆传输方式只能实现对150μm以上厚度晶圆的加工，但随着器件减小，芯片厚度不断减薄，强度随之降低， 减薄过程容易形成损伤和微裂纹。以存储器为例，其封装形式主要为叠层封装，封装的层数目前已达到 96 层以上，为满足先进封装要求，在封装整体厚度不变甚至减小的趋势下，堆叠中各层芯片的厚度就不可避免 地需要减薄，一般来说，较为先进的多层封装所用的芯片厚度都在100μm以下甚至30μm以下，呈现柔软、刚 性差、实质脆弱等特点，要求其TTV小于 1μm、表面粗糙度Rz<0.01 μm，显著增大加工难度。

报告节选：

编辑：火腿肠